系统时钟与其他功能模块--苦心收集.ppt

系统时钟与其他功能模块--苦心收集.ppt

ID:52646364

大小:777.50 KB

页数:11页

时间:2020-04-12

系统时钟与其他功能模块--苦心收集.ppt_第1页
系统时钟与其他功能模块--苦心收集.ppt_第2页
系统时钟与其他功能模块--苦心收集.ppt_第3页
系统时钟与其他功能模块--苦心收集.ppt_第4页
系统时钟与其他功能模块--苦心收集.ppt_第5页
资源描述:

《系统时钟与其他功能模块--苦心收集.ppt》由会员上传分享,免费在线阅读,更多相关内容在PPT专区-天天文库

1、第12章系统时钟与其他功能模块苏州大学计算机科学与技术学院本章目录12.1时钟和复位产生模块概述12.2CRG模块的编程方法12.3CRG模块的其他功能12.4HCS12系列非常用特殊功能模块12.1时钟和复位产生模块概述12.1时钟和复位产生模块概述12.1.1锁相环技术锁相环技术与频率合成技术锁相环频率合成器的基本原理基准频率源fr鉴相器ud低通滤波器u0压控振荡器foff反馈分频器12.1时钟和复位产生模块概述12.1时钟和复位产生模块概述12.1.2CRG模块的结构框图12.2CRG模块的编程方法12.2.

2、1CRG模块寄存器CRG合成器寄存器(SYNR)CRG参考分频寄存器(REFDV)CRG标志寄存器(CRGFLG)CRG中断使能寄存器(CRGINT)CRG时钟选择寄存器(CLKSEL)CRGPLL控制寄存器(PLLCTL)CRG实时中断控制寄存器(RTICTL)CRG看门狗控器寄存器(COPCTL)12.2CRG模块的编程方法12.2.2PLL编程实例初始化步骤:(1)禁止中断;(2)CLKSEL的第7位置0,选择系统时钟源为OSCCLK,在PLL程序执行前,内部总线频率=OSCCLK/2;(3)禁止PLL;(4

3、)根据需要的时钟频率设置SYNR和REFDV寄存器;(5)打开PLL;(6)通过判断CRGFLG寄存器的LOCK位,确定PLL是否稳定;(7)时钟频率稳定后,允许锁相环时钟源作为系统时钟源;(8)设置是否允许IRQ中断、是否允许看门狗。12.3CRG模块的其他功能12.3.1工作模式正常模式自时钟模式低功耗模式WAIT模式STOP模式12.3CRG模块的其他功能12.3.2CRG的复位信号产生功能时钟监控器复位条件:(1)时钟监控器使能(CME=1)(2)自时钟模式禁止(SCME=0)(3)检测到时钟不稳。看门狗(

4、COP)复位正常看门狗模式窗口看门狗模式12.3CRG模块的其他功能12.3.3中断实时中断PLLLOCK中断自时钟模式中断12.4HCS12系列非常用特殊功能模块Byteflight模块BDLC模块EEPROM模块谢谢Ver1.0

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。