波峰焊接异常点及改善.ppt

波峰焊接异常点及改善.ppt

ID:52620847

大小:6.53 MB

页数:29页

时间:2020-04-11

波峰焊接异常点及改善.ppt_第1页
波峰焊接异常点及改善.ppt_第2页
波峰焊接异常点及改善.ppt_第3页
波峰焊接异常点及改善.ppt_第4页
波峰焊接异常点及改善.ppt_第5页
资源描述:

《波峰焊接异常点及改善.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、波峰焊接异常点及改善随着SMD器件的日趋发展,3C及家电产品小型化已成为趋势。但因为成本及功率需求,DIP器件使用仍较为普遍。红胶SMD工艺以及DIP直插在短期内很难被替代。随之而来的是整个DIP工艺过程中影响整体质量的关键工艺问题的解决——波峰焊接。本文主要生产过程中实际焊接的问题分析影响因子及改善方案,期待能够共同学习进步。一:波峰焊接基础原理波峰焊接主要是借助泵压作用,使熔融焊料表面形成特定形状的波型,SMD及DIP器件装联在PCB板上以一定角度经过焊料波在引脚焊区形成焊点的工艺技术。PCB由链式传送

2、带传送,先后经过助焊剂涂覆(喷涂或发泡)、预热一二(三)、焊料槽焊料波、冷却形成可靠的焊点。锡槽盛有熔融的液态焊料,在组件焊接面通过波时就被焊料波加热,同时焊料波也就润湿焊区并进行扩展填充,最终实现焊接过程。二:焊接问题(连焊)如上图所示,所谓连焊,既非同一线路的器件或引脚之间焊料连接在一起,导致的连焊短路现象。连焊造成的原因主要来自于设计端,其次来自于焊接设备助焊剂喷涂、锡波设计,很少部分源自于物料(包含PCB板)本身。二:焊接问题(连焊)一:设计端1:器件的设计与过炉方向不一致;2:对于多引脚器件尾端未

3、增加拖锡焊盘;3:器件焊盘间距离过小;4:器件引脚过长(特别是机插件弯角后距离);5:大铜箔区域焊盘未加隔离;6:双层板器件层板面漏铜箔;7:焊接点靠近边缘或过炉载具设计边缘。二:焊接问题(连焊)二:设备制程端1:助焊剂喷涂量不足、不均匀;2:预热温度过高或过低,润湿效果未满足;3:波形使用及平整度;4:锡波高度、轨道倾斜角度;5:锡渣、平流波挡条使用;6:锡炉温度;三:材料1:PCB阻焊层厚度及涂覆精度;2:PCB焊盘大小(与图纸出入);3:引脚过长二:焊接问题(连焊)一:设计端1:器件的设计与过炉方向不

4、一致;2:对于多引脚器件尾端未增加拖锡焊盘对于正常红胶工艺、波峰焊接制程产品,在设计之处首先要确定好PCB的过炉方向,遵循前轻后重德原则后开始器件布局。为了保证焊接效果,无连焊现象,以下几点需尽量遵循1:所有IC、插座、密集多引脚器件排列器件应与锡炉垂直并在尾端增加与焊盘宽度一致3-5mm拖锡焊盘(如上图一所示);2:QFP四边有脚器件应与锡炉成45°并在尾端增加与焊盘宽度一致3-5mm拖锡焊盘(如上图二所示);3:因结构原因无法垂直时,需设计成泪滴型焊盘并增加丝印阻焊层,必要时在焊盘间可增加印刷红胶阻隔(

5、如上图三所示);4:其它器件遵循上述设计排列原则,如多根电阻,可在最后一根增加拖锡焊盘,尽量保证器件(引脚)设计与锡炉垂直原则二:焊接问题(连焊)一:设计端3:器件焊盘间距离过小;1:正常情况下,器件设计遵循器件(引脚)设计与锡炉垂直原则(对于chip类贴片器件、跳线、电阻、二极管等,器件则为与锡炉平行,引脚尽量保持平行设计原则),器件间距离可按照正常红胶工艺焊盘、丝印设计大小排列即可(如上图一所示);2:未按照上述设计,dip类器件焊盘间距在3mm以上,chip类器件焊盘间距至少保证本身材料宽度为宜(如上

6、图二所示);3:如第二项仍无法满足,则在设计的实际间距内加中阻焊丝印,以保证焊接效果。二:焊接问题(连焊)一:设计端4:器件引脚过长(特别是机插件弯角后距离);1:目前,DIP类器件引脚长度来料已成型或机插,或者由工厂在插件前进行前置加工,以保证插件后引脚长度保持在2-3mm之间;2:器件引脚长度越长,引脚间连锡风险越大,特备是以IPM等引脚密集型器件为典型;3:对于机插类器件,AI器件引脚为内弯,需注意5mm以下跳线不允许设计。AI器件引脚为向外倾斜弯曲,角度一般为45°,故在设计时考虑弯角方向的器件排布

7、(如上图所示)。二:焊接问题(连焊)一:设计端5:大铜箔区域焊盘未加隔离;所谓大铜箔区域,主要以部分强电、5V、接地等线路上,因电流等设计需求,走线及覆铜区域较大。此部分线路,因铜箔区域较大,吸热量大,同时散热快,对于引脚较近的器件,及易在波峰焊平流波结束时因冷却速度较快锡未完全拖完及固化,导致连锡现象。针对此部分电路内器件引脚设计,密集型引脚拖锡焊盘需孤立设计,不得与大铜箔相连。对于DIP类器件,在保证设计需求的情况下,将焊盘设计成隔离相连形式,以减少大铜箔区域吸热造成的连锡及冷焊现象(如上图所示)。二:

8、焊接问题(连焊)一:设计端6:双层板器件层板面漏铜箔;此部分,主要为双层板或多层板,在器件层上有裸铜设计,特别是跨距在2.5mm左右的器件,极易在器件层发生连锡,且不易被发现。该现象发生主要为多层板按照IPC要求,锡量需贯穿PCB板厚75%以上,对于汽车电子等产品甚至要求全部贯穿。一是锡波高度,二是润湿的助焊剂与液态锡产生毛细作用,此时如表面裸铜则极易产生连锡。针对此,则需要在设计时将表层裸铜取消使用绿油覆盖。同

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。