FIFO原理及相关程序.doc

《FIFO原理及相关程序.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、FIFO先进先出存储器实验一．实验目的了解及掌握先进先出（FIFO）存储器的工作特性及其读写方法。二．实验设备1．TDN-CM+或TDN-CM++教学实验系统一台。2．PC微机一台。三．实验原理本实验用isp1032芯片来实现一个简单的8位×4的FIFO，其信号引脚如图3.7-1：图3.7-1定义FIFO在1032中对应的管脚其各信号的功能为：EMPTY：FIFO存储器为空标志，高电平有效。FULL：FIFO存储器满标志，高电平有效。RST：清FIFO存储器为空。FIFOWR：FIFO存储器写入信号，低电平有效。FIFORD：FIFO存储器读信号，低电平有效。ID0～ID7：FIFO存

2、储器输入数据线。OD0～OD7：FIFO存储器读出数据线。各信号后的括号内的数字为本设计在CPLD中定义的相应的管脚号。此8×4FIFO的内部逻辑图如下图3.7-2：图3.7-2FIFO内部逻辑图四．实验步骤（1）编写cpld芯片设计程序按照上述功能要求及管脚说明，进行CPLD芯片设计。（2）编译所设计的程序，并将生成的JEDEC文件下载至ISPLSI1032中。（3）按图3.7-3实验连线图接线。（4）实验操作步骤接线图中OO1、OO2、OOE1、OOE2、OOEE1、OOEE2是六个观察记数的指示灯，其中OO1、OO2是写信号记数，OOE1、OOE2是读信号记数，OOEE1、OOE

3、E2是FIFO中的数据个数。FULL及EMPTYy是满和空标志灯。实验时，将SWITCHUNIT单元中的SW-B开关置为“0”，然后拨动系统右下脚的CLR清零开关使读、写信号记数清零。给INPUTDEVICE单元中置一个数，按动START，此时将该数写入到FIFO中，依次写四次后，FULL满标志置位。此时再也写不进去；然后连续按动KK2-读信号，将顺序读出所存的四个数，数据总线显示灯及OUTPUTUNIT单元中的数码管显示所读出的数据。四个数全部读出后，EMPTYy空标志置位。检查执行结果是否与理论值一致。图3.7-3FIFO实验接线图