基于准浮栅技术地超低压运放及滤波器设计.pdf

基于准浮栅技术地超低压运放及滤波器设计.pdf

ID:52525262

大小:141.53 KB

页数:2页

时间:2020-03-28

基于准浮栅技术地超低压运放及滤波器设计.pdf_第1页
基于准浮栅技术地超低压运放及滤波器设计.pdf_第2页
资源描述:

《基于准浮栅技术地超低压运放及滤波器设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第28卷第4期电子器件Vol.28No.42005年12月ChineseJournalofElectronDevicesDec.2005Ultra-lowVoltageOPAandFilterDesignBasedonCMOSQuasi-Floating-GateTransistorsZHUZhang-ming,YANGYin-tang,RENLenin(MicroelectronicsInstitute,XidianUniversity,Xi'an710071,China)Abstract:Based

2、ontheanalysisoftheprinciple,electriccharacteristicandequivalentcircuitsofquasifloating-gatetransistors,anovel0.8VOPAand0.8VRail-to-RailanalogswitchareproposedinTSMC0.25μm2P5MCMOStechnology,theDCopen-loopgainoftheamplifieris76.3dB,thephasemarginis75Oandth

3、eunitgainwidthis1.05MHz.A0.8VCMOSswitchcapacitorhighpassfilterispresented,andthesimulatedresultsshowthatfilter'sinputandoutputcharacteristicisRail-to-Rail.Keywords:CMOS;Quasi-Floating-Gate;Ultra-lowvoltage;OPA;Analogswitch;FilterEEACC:*基于准浮栅技术的超低压运放及滤波器设

4、计朱樟明,杨银堂,任乐宁(西安电子科技大学微电子研究所,西安710071)摘要:基于准浮栅MOS晶体管的工作原理、电气特性及等效电路的系统分析,采用TSMC0.25μm2P5MCMOS工艺的CMOS准浮栅技术,提出了0.8V运算放大器,最大直流开环增益可以达到76.3dB,相位裕度为75?,单位增益频率为1.05MHz。设计了0.8V一阶CMOS开关电容高通滤波器,滤波器输入输出电压范围为0~0.8V,截止频率为100KHz。关键词:CMOS;准浮栅;超低电压;运放;模拟开关;滤波器中图分类号:TN40

5、2文献标识码:A文章编号:1005-9490(2005)03-0001-04随着集成电路技术向超深亚微米技术的发展,能力较小,且不能保证设计精度和良好的特性,所以以及便携式电子信息产品应用的不断发展,促使集只适合部分电路设计。衬底驱动技术通过改变衬底成电路的电源电压越来越低,并在今后的两三年内电压,改变MOS管的阈值电压,从而实现具有较高[1]将出现电源电压小于1V的应用系统及片上系统性能的模拟电路,如运放等,但是衬底驱动技术实(SOC)芯片,所以研究超低电压的高性能模拟集成现的模拟电路的跨导较低,运放

6、的频率特性较差,而电路设计方法及关键技术是非常必要的。且对于N(P)阱工艺,只能实现衬底驱动P(N)MOS目前实现超低压模拟集成电路的关键技术可分管,严重限制了其应用。浮栅技术原来主要应用于[1]为三种:亚阈值、衬底驱动和浮栅技术。基于EPROM和EEPROM等不挥发存储器中,近年来MOSFET亚阈值特性设计实现的模拟电路,可以在对基于浮栅和准浮栅技术的模拟电路进行了报道,[2-3]低电源电压下正常工作,并保证较大的输出信号幅如高速数/模转换器及放大器等,其中基于浮栅值和较低的功耗,但是由于亚阈值电路的

7、驱动电流原理的准浮栅模拟电路与标准CMOS工艺兼容,并收稿日期:2005-04-18基金项目:国家自然科学基金(60476046)和国家预研基金(51408010601DZ01)资助作者简介:朱樟明(1978-),西安电子科技大学微电子研究所博士、讲师,主要研究方向为低功耗混合信号集成电路设计、低功耗SOC体系设计,zmyh@263.net112电子器件第28卷不损失电路性能,但是浮栅技术与标准CMOS工艺sRleakCTVG=Vin(1)1+sRleakCT不兼容,实现成本太高,所以不能大规模的应用。

8、基N于浮栅技术的设计原理,基于标准CMOS工艺的准其中:CT=(∑Ci+CGD+CGB+GGS+C′GD),Cii=1浮栅技术将是超低压模拟集成电路设计的新方为第i个输入耦合电容[4-5]向。NVin(∑CiNi+CGDVD+CGBVB+CGSVS)/CT本文基于准浮栅MOS晶体管的工作原理、电i=1气特性及等效电路的分析,提出了0.8V运算放大(2)器,并采用TSMC0.25μm2P5MCMOS工艺的将式(2)代入式(1)中,得BSIM3

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。