计算机组成原理实验教案.doc

《计算机组成原理实验教案.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、计算机组成原理实验教案目录实验一运算器实验1一.实验目的1二.实验设备1三.实验原理1四.实验步骤1实验二存储器实验4一.实验目的4二.实验设备4三.实验原理4四.实验步骤4实验三时序实验7一.实验目的7二.实验设备7三.实验原理7四.实验内容7实验四总线控制实验9一.实验目的9二.实验设备9三.实验原理9四.实验步骤9实验五微程序控制器的组成与微程序设计实验11一.实验目的11二.实验设备11三.实验原理11四.实验步骤1313实验一运算器实验一.实验目的1.掌握简单运算器的组成以及数据传送通路。2.验证运算功能发生器（74LS181）的组合功能。二.实验设备ZY15Comp12

2、BB计算机组成原理教学实验箱一台，排线若干。三.实验原理图1-l运算器数据通路图13实验中所用的运算器数据通路如图1-1所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入连至数据总线，数据输入开关（INPUT）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。运算器的输出经过一个三态门（74LS245）和数据总线相连。数据显示灯已和数据总线（“DATABUS”）相连，用来显示数据总线内容。图1-2中已将实验需要连接的控制信号用箭头标明（其他实验相同，不再说明）。其中除

3、T4为脉冲信号，其它均为电平控制信号。实验电路中的控制时序信号均已内部连至相应时序信号引出端，进行实验时，还需将S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU_G、SW_G各电平控制信号与“SWITCH”单元中的二进制数据开关进行跳线连接。其中ALU_G、SW_G为低电平有效，LDDR1、LDDR2为高电平有效。按动微动开关PULSE，即可获得实验所需的单脉冲。四.实验步骤l.按图1-2连接实验线路，仔细检查无误后，接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）图1-2算术逻辑运算实验接线图2.用INP

4、UTUNIT的二进制数据开关向寄存器DR1和DR2置数，数据开关的内容可以用与开关对应的指示灯来观察，灯亮表示开关量为“1”，灯灭表示开关量为“0”。以向DR1中置入11000001（C1H）和向DR2中置入01000011（43H）为例，具体操作步骤如下：首先使各个控制电平的初始状态为：CLR=1，LDDR1=0，LDDR2=0，ALU_G=1，SW_G=1，S3S2S1S0MCN=111111，并将CONTROLUNIT的开关SP05打在“NORM”状态，然后按下图所示步骤进行。13上面方括号中的控制电平变化要按照从上到下的顺序来进行，其中T4的正脉冲是通过按动一次CONTRO

5、LUNIT的触动开关PULSE来产生的。置数完成以后，检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（SW_G=1），打开ALU输出三态门（ALU_G=0），使ALU单元的输出结果进入总线。当设置S3、S2、S1、S0、M、CN的状态为111111时，DATABUS单元的指示灯显示DR1中的数；而设置成101011时，DATABUS单元的指示灯显示DR2中的数，然后将指示灯的显示值与输入的数据进行对比。3.验证74LS181的算术运算和逻辑运算功能（采用正逻辑）74LS181的功能见表1-1，可以通过改变S3S2S1S0MCN的组合来实现不同的功能，表中“A”和

6、“B”分别表示参与运算的两个数，“+”表示逻辑或，“加”表示算术求和。表1-174LS181功能表S3S2S1S0M=0（算术运算）M=1（逻辑运算）CN=1无进位CN=0有进位0000F=F=A加1F=0001F=F=（）加1F=0010F=F=（）加1F=0011F=0减1F=0F=0100F=加F=加加1F=0101F=（）加F=（）加加1F=0110F=减减1F=减F=0111F=减1F=F=1000F=加F=加加1F=1001F=加F=加加1F=1010F=（）加F=（）加加1F=1011F=减1F=F=1100F=加F=加加1F=11101F=（）加F=（）加加1F=1

7、110F=（）加F=（）加加1F=1111F=减1F=F=通过前面的操作，我们已经向寄存器DR1写入C1H，DR2写入43H，即A=C1H，B=43H。然后改变运算器的控制电平S3S2S1S0MCN的组合，观察运算器的输出，填入表1-2中，并和理论值进行比较、验证74LS181的功能。表l-2运算器功能实验表DR1DR2S3S2S1S0M=0（算术运算）M=1（逻辑运算）CN=1无进位CN=0有进位C1430000F=F=F=C1430001F=F=F=C143001