基于VHDL语言的数字钟层次化设计与实现.pdf

《基于VHDL语言的数字钟层次化设计与实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、《电气自动化)2016年第38卷第l期电子电路设计ElectronicCircuitDesiqn基于VHDL语言的数字钟层次化设计与实现胡宏梅(苏州健雄职业技术学院电气工程学院，江苏太仓215411)摘要：EDA技术的关键就是用硬件描述语言来描述数字系统，简化了数字系统的设计过程。利用VHDL语言描述数字钟系统，采用自顶向下的方式设计，详述了数字钟底层文件中每个模块的设计思路，及顶层文件的生成，并通过下载仿真，最终实现了系统的设计，具有一定的可行性。关键词：EDA技术；VHDL语言；数字钟；逻辑电路图；层次化设计DOI：10．3969／j．issn．1000—3886．

2、2016．01．036[中图分类号]TN79[文献标志码]A[文章编号]1000—3886(2016)01一Ol13—03HierarchicaIDesignandlmplementationOfaDigitalClockBasedonVHDLLanguageHUHong．mei(CollegeofElectricalEngineering，SuzhouChien—shiungVocationalTechnicalInstitute，TaichangJiangsu21541l，China)Abstract：OneofthekeystoEDAtechnologyistou

3、seahardwaredescriptionlanguage(HDL)todescribethedigitalsystem，thussimplifyingthedesignprocessofthedigitalsystem．VHDLisusedtodescribethedigitalclocksystem-andthedesigniscompletedinthetop·downmethod．Thispaperdescribesindetailthedesignthoughtforeachmoduleinthebottomdocumentofthedigitalclock

4、aswellasthegenerationofthetopdocument．Afterdownloadingandemulation，thedesignofthesystemiscompletedfinally．IthasacertainreferencevalueandisfeasibletOsomeextent．Keywords：EDAtechnology；VHDLlanguage；digitalclock；logiccircuitdiagram；hierarchicaldesignO引言块，HOUR是小时模块，DISPLAY为译码模块，SAOMIAO为扫描间隔模块

5、，DONG—DISPLAY为扫描显示模块。现代电子设计技术的核心是电子设计自动化技术，即EDA分频模块：输入脉冲信号由石英晶体振荡器产生，由于晶振技术。利用EDA技术，电子设计师可以方便地实现IC设计、电输出频率较高，为了得到1Hz的秒信号，需要对振荡器的输出信子电路设计和PCB设计等工作，使电子系统设计更为简化和方号进行分频，作为数字钟的时间基准，然后经过分频器输出标准便。它是以大规模可编程逻辑器件为设计载体，以硬件描述语言的秒脉冲；为系统逻辑描述的主要方式，其中，VHDL语言已成为系统描述秒模块：振荡信号经分频模块后产生秒信号，激励秒模块进的国际公认标准，得到众多E

6、DA公司的支持，越来越多的硬件设行加1计数，计数60次开始向分模块产生进位；计者使用VHDL描述数字系统，综合效率和效果较好⋯。分模块：秒模块的进位脉冲作为分模块的输入，计数6O次开本文详述使用VHDL语言实现对数字钟的层次化设计，将文始向时模块产生进位；本编辑和图形编辑两种方式混合使用，设计和实现数字钟对时、时模块：小时模块接受到分模块产生的进位开始计数，计数分、秒的计时。显示满刻度为23时59分59秒，再来一个脉冲，24次归0；重新开始计时，最终通过将CPLD／FPGA开发系统上实现下载译码显示模块：将秒、分、时的计数通过数码管进行译码显仿真。示，由七段译码器完成。

7、1系统设计框架图2给出了该系统顶层设计文件。数字钟是一种用数字电子技术实现秒、分、时计时的钟表，实际上就是对标准频率(1Hz)计数的计数电路J。本文采用自顶向下的设计方法，底层文件为实现功能的模块设计，在文本编辑器中完成，各模块由VHDL语言编程实现。底层模块包括分频模块、分／秒模块、时模块及动态扫描模块组成，具体设计框图如图1所示。顶层文件是在图形编辑器中通过添图1系统设计框图加每个模块的逻辑符号，根据其逻辑关系进行连线，最终形成，如2底层文件设计方案图2所示，FREQUENCY是分频模块，SECOND—FEN是分／秒模2．1分频模块定