电子设计自动化基础.ppt

电子设计自动化基础.ppt

ID:52132073

大小:404.00 KB

页数:76页

时间:2020-04-01

电子设计自动化基础.ppt_第1页
电子设计自动化基础.ppt_第2页
电子设计自动化基础.ppt_第3页
电子设计自动化基础.ppt_第4页
电子设计自动化基础.ppt_第5页
资源描述:

《电子设计自动化基础.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子设计自动化基础-1哈尔滨工业大学微电子中心李晓明1哈尔滨工业大学微电子中心内容VerilogHDL设计入门VerilogHDL基础知识词法数据类型运算符参数、宏替换及模拟时间定标Verilog行为描述2哈尔滨工业大学微电子中心VerilogHDL设计入门module基本结构VerilogHDL是由module模块组成,模块定义关键词module开始,到关键词endmodule结束,每条Verilog语句以分号“;”作为结束(块语句、编译向导、endmodule等除外)。modulemodule_name(Port_list);端口声明;数据类型声明;电路描述

2、;endmodule3哈尔滨工业大学微电子中心例:上升沿D触发器moduledff_pos(data,clk,q);inputdata,clk;//端口声明outputq;//端口声明regq;//数据类型声明always@(posedgeclk)q=data;//电路描述endmodule4哈尔滨工业大学微电子中心VerilogHDL设计入门Toplevelmodulemodule1module2module5module4Leafcellmodule35哈尔滨工业大学微电子中心VerilogHDL设计入门行为描述、结构描述行为描述:描述行为及功能特性,如a+

3、b结构描述:将不同实体连接的方式(加法器)层次式设计(HierarchicalDesign)顶层设计底层设计6哈尔滨工业大学微电子中心VerilogHDL基础知识基本词法定义空白符:空格(spacebar),TAB键,return键-起到分隔符的作用。注释(Comment):“//”或“/*,*/”。注释的重要性便于理解及修改便于重用(reuse)便于交接7哈尔滨工业大学微电子中心8哈尔滨工业大学微电子中心VerilogHDL基础知识数字表示:整数,实数整数:+/-<位宽>’<基数符号><数值><位宽>:指定整数的大小,以bit为单位。<基数符号>:指定整数的基

4、数,可以是:b(binary)二进制;o(octal)八进制;d(decimal)十进制;h(hex-adecimal)十六进制;<数值>:指定整数的值。9哈尔滨工业大学微电子中心整数:17//位宽,基数符号不写会采用default值(32bit十进制)8’d32//8-bit十进制值为328’h12//8’b000100108’h1A8’b0001_1100/*”_”无特別意义,只是为了方便二进制数易读*/8’o3732’bx//”x”表unknown4’b0???//”?”表Highimpedance实数:7.21.8e-4//1.8*10-49.5E6.1

5、22.//illegalMSB(MostSignificantBit)LSB(LeastSignificantBit)10哈尔滨工业大学微电子中心VerilogHDL基础知识字符串与字符变量字符串为两个双引号“”之间的字符,不许跨行除普通的ASCII字符外,还支持通过前导的控制键(,%)引入一些特殊字符:如(换行),t(TAB),\(代表),”(代表”),%%(代表%)EX:reg[8*17:1]stringvar;initialbeginstringvar=“Thisisastring!”;//共17个字符end11哈尔滨工业大学微电子中心Ver

6、ilogHDL基础知识取名规则标识符必须是由a-z,A-Z,0-9,_,$这些字符组成,最长只能到1024个字符开头必须由a-z,A-Z或下划线_开头可以在标识符所取的非法名称前加上反斜杠“”,并在名称结尾加上空白键,这样就可以用任何可印出的ASCII字符来当作标识符的名称了;而反斜杠和空白键不会被视为标识符的一部分12哈尔滨工业大学微电子中心EX1:moduleMUX_2(out,a,b,sel);outputout;inputa,b,sel;notU0(sel_,sel);andU1(a1,a,sel_),U2(b1,b,sel);orU3(out,a1,

7、a2);endmodule13哈尔滨工业大学微电子中心EX2:module2:1MUX(out,a,b,sel);outputout;inputa,b,sel;notnot1(~sel,sel);andand1(a1,a~sel),and2(b1,b,sel);oror1(out,a1,a2);endmodule14哈尔滨工业大学微电子中心VerilogHDL基础知识关键词keywords是指一些Verilog语言内部已经使用的词,主要是用来定义语言的架构,并且所有的keyword都是用小写表示,用户应避免使用module,endmoduleinput,o

8、utput,inoutr

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。