欢迎来到天天文库
浏览记录
ID:52121540
大小:61.50 KB
页数:2页
时间:2020-03-23
《电子技术基础数字部分习题答案【精选】.doc》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、习题四4.1分析题图T4.1所示的纽•合逻辑电路,并应出其简化逻辑电路图。图T4.14.2分析图T4.2所示的逻辑电路,并解决如下问题:(1)指出在哪些输入取值下,输出Y的值为1。(2)用异或门实现该电路的逻辑功能。题T4.24.3设计一个组合电路,该电路输入端接收两个二位二进制数A=B=B,B0o当A>B时,,输岀Z=l,否则Z=0o4.4假定乂=目目)代表一个二位二进制数,试设计满足如下要求的逻笹电路:(l)y=X2(2)Y=X3(Y也用二进制数表示。)4.5用与非门设计一个偶校验码产生电路,该电路输入为一位十进制数的8421BCD码,当输入的数字为奇数时,输出F为1,否则F为0。4.6
2、用适当的门电路设计一个求反码电路,该电路输入为A=九忍3血出血,其屮%为符号位,心仏人观为数值位。4.7用ROM设计一个两位二进制数乘法器。该电路输入两个两位二进制数A=,B=B/o,输出为AxB的积(用二进制表示)。4.8选择合适的门电路设计一个检测电路,检测四位二进制码屮1的个数是否为偶数。若为偶数个1,则输出为0,否则为1。4.9用尽可能少的门电路设计一个加/减法器,该电路在M控制下进行加、减运算。当M=0时,实现全加器功能;当M=1时,实现全减器功能。4.10判断下列函数是否可能发生竞争?竞争结果是否会产生险象?在什么情况下产生险彖?若可能产生险彖,试用增加冗余项的方法消除。(1)片
3、=AB+AC+CD(2)F2=AB+ACD+BC(3)F2=(A4-B)(A+C)4.11若A=AvA3A2A,A0,其屮久为符号位。试用四位二进制加法器74LS283和适当的门电路实现对A的求补码电路。4.12试用十六进制数的方式写出16选1的数据选择器的各地址码。4.13用32选1数据选择器选择数据,设选择的输入数据为£>2、D17>D18>D27>D31,试依次写出对应的地址码。4.14试用3线线译码器74LS138和适当的门电路实现下列逻笹函数。(2)F=ABC+BCD+ACD+BCD4.15试用双4选1数据选择器74LS153和适当的门电路实现一位全减器。4.16试用两片CC458
4、5串联扩展构成八位数值比较器。4.17试用5片CC4585并联扩展构成十六位数值比较器。4.18试用4选1数据选择器74LS153扩展构成16选1数据选择器。4.19试选用适当的译码器和门电路将双4选1数据选择器74LS153扩展构成16选1数据选择器。(1)F=+AC+BC4.20试用8选1数据选择器74LS151和适当的门电路实现下列逻辑函数。(2)F=ABC+BCD+ACD+BCD4.21试用四位二进制加法器74LS283和适当的门电路扩展构成两个八位二进制数的加/减电路。该电路的输入为两个带符号位的二进制数4和输出为F。A=AvA7A6A5A4A3A2AlA{),B=BvB7B6B5
5、B4B3B2BlBo,其中如、Bv分别为A和B的符号位。4.22用四位并行二进制加法器74LS283设计一位8421BCD码十进制数加法器。要求完成两个用8421BCD码表示的数相加,和数也用8421BCD码表示。
此文档下载收益归作者所有