《逻辑门电路》PPT课件.ppt

《《逻辑门电路》PPT课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章逻辑门电路2.1分立元件门电路2.2TTL集成逻辑门2.3CMOS逻辑门2.1分立元件门电路门：在数字电路中，指的是实现一些基本逻辑关系的电路。最基本的逻辑门是与门、或门和非门。2.1.1二极管与门图2-1为由二极管构成的与门电路。假设二极管的正向电阻为零，反向电阻为无穷大。UCC=3V。电路工作描述：在A，B输入信号中，只要有一个为低电平0V时，其对应的二极管导通，输出F就被钳在低电平0V上，输入信号为高电平+3V的对应二极管截止。只有A，B输入均为高电平+3V时D1,D2均截止，输出F被钳位在高电平+3V上。假设高电平+3V表示“1”，低电平0V表示“0”。则输入

2、A，B和输出F之间电压的关系如表2-1所示。由表可看出输出F和输入A，B之间符合逻辑“与”的关系，其表达式F=A·B。ABF000110110001图2-1二极管与门及其逻辑符号表2-1二极管与门逻辑关系表F2.1.2二极管或门图2-2为由二极管构成的或门电路。电路工作描述：在A，B输入信号中，只要有一个为高电平+3V，输出F被钳位在高电平+3V上。只有A，B输入均为低电平0V时D1,D2均截止，输出F才被钳在低电平0V上。同与门电路一样的假设，那么图2-2电路输入A，B和输出F之间电压的关系如表2-2所示。由表可看出输出F和输入A，B之间符合逻辑“或”的关系，其表达式F

3、=A+B。ABF000110110111图2-2二极管或门及其逻辑符号表2-2二极管或门逻辑关系表F2.1.3三极管非门非门就是反相器。图2-3为由三极管构成的非门电路。当输入为高电平时输出为低电平，而输入为低电平时输出为高电平。那么输入A和输出F之间的电压关系表如表2-3所示，由表可知它们是反相关系，其表达式。在实际应用中，为保证输入为低电平时三极管能可靠地截止，常在输入端接入负电压-UEE。AF0110图2-3三极管非门及其逻辑符号表2-3三极管非门逻辑关系表2.2TTL集成门电路1.TTL集成逻辑非门的电路结构及工作原理电路如图2-4所示。电路结构：三极管T1和电阻R

4、1构成电路的输入级；T2和电阻R2、R3组成中间级，从T2的集电极和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；T3、D、T4和R4构成推拉式输出级。2.2.1TTL集成逻辑非门图2-4集成逻辑非门电路及逻辑符号工作原理：(1)输入为低电平UIL(0.3V)时电路中各点的电压值T1的射极导通，UBE1≈0.7V，所以T1的UB1≈1V。T2、T4均截止，T2基极反向电流即为T1的集电极电流，基值很小，因此T1处于深饱和，UCE1≈0.1V，T1的UC1=UIL+UCE1=0.3V+0.1V=0.4V；由于T2截止，UCC经R2驱动T3和D,使T3和D

5、导通。由于UBE3=UD≈0.7V，因此UO=UCC-IB3R2-UBE3-UD。由于IB3很小，则UO≈UCC-UBE3-UD=5V-0.7V-0.7V=3.6V输出为高电平，晶体管的工作状态如图2-5所示。图2-5输入为低电平时的工作状态图2-6输入为高电平时的工作状态(2)输入为高电平UIH(3.6V)时电路中各点的电压值T1的集电结和T2、T4发射结均为正向偏置而导通，PN结导通压降均为0.7V，则T1的基极电位被钳在2.1V左右。T1的UC1=1.4V左右，因此T1处于发射结反偏、集电结正偏的倒置工作状态。T2处于饱和导电，UCE2=0.3V，T2的UC2=UCE2

6、+UBE4=0.3V+0.7V=1V，它不能同时驱动T3,DT3、D截止，T2的发射极向T4提供足够的基流，使T4处于饱和，因此输出为低电平。UO=UOL=UCE4≈0.3V，晶体管的工作状态如图2-6所示。2.TTL集成逻辑非门的主要外特性（1）电压传输特性它是指输出电压随输入电压变化的关系曲线。如图2-7所示。图2-7TTL集成逻辑非门电压传输特性3.6V由电压传输特性曲线，可知TTL与非门主要特性参数:在截止区输出高电平UOH=3.6V，在饱和区输出低电平UOL=0.3V开门电平Uon，关门电平Uoff及阈值电平Uth开门电平Uon是指在保证输出为额定低电平(0.35V

7、)条件下，允许输入高电平的最低值。一般Uon≥1.8V。在图2-7中对应UiHmin,即Uon=UiHmin。关门电平Uoff是指在保证输出为额定高电平(3V)的90%(2.7V)的条件下，允许输入低电平的最高值，一般Uoff≤0.8V。在图2-7中对应UiLmax，即Uoff=UiLmax。阈值电平Uth是转折区的中点对应的输入电压。一般Uth=1.4V。在图2-7中对应UTH。抗干扰能力在保证输出仍是高电平的条件下，所允许的最大正向干扰幅度就是该电路的低电平噪声容限，用UNL表示。UNL=Uoff-