王永军全套配套课件数字逻辑与数字系统设计 第4章 时序逻辑电路.ppt

《王永军全套配套课件数字逻辑与数字系统设计 第4章 时序逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第4章时序逻辑电路本章主要内容：4.1时序逻辑电路的特点和表示方法4.2触发器4.3时序逻辑电路的分析与设计4.4寄存器4.5计数器4.6顺序脉冲发生器4.1时序逻辑电路的特点和表示方法4.1.1时序逻辑电路的特点时序逻辑电路在逻辑功能上的特点任一时刻的输出不仅取决于该时刻的输入，而且和电路的原状态有关。时序逻辑电路在结构上的特点⑴电路中包含存储元件——通常由触发器构成⑵存储元件的输出和电路输入之间存在着反馈连接，这是时序电路区别于组合电路的重要特点之一。4.1.1时序逻辑电路的特点时序逻辑电路的框图表示组合逻辑电路…存储电路……X1XiQ1QnZ

2、1Zk…F1图4-1时序逻辑电路框图Fj现在的输入信号现在的输出信号现在的输出信号现在的输入信号米里型(Mealy)4.1.1时序逻辑电路的特点时序逻辑电路的框图表示莫尔型(Moore)组合逻辑电路存储电路……XiQ1QnZ1ZkX1…F1Fj组合逻辑电路………图4-2莫尔型时序电路框图4.1.2时序逻辑电路的表示方法在分析时序逻辑电路时，因为存储电路的存在，使得时序逻辑电路任一时刻的稳定输出不仅决定于该时刻的输入，而且还与电路的原状态有关，因此分析时要比组合逻辑电路复杂。时序电路的描述方法和组合逻辑电路的描述也有所不同。一般来说，时序逻辑电路有逻

3、辑函数式、状态转换真值表、状态转换图和时序波形图四种表示方法。4.1.2时序逻辑电路的表示方法⒈逻辑函数式输出方程F(tn)=W[X(tn),Q(tn)]状态方程Q(tn+1)=G[Z(tn),Q(tn)]驱动方程Z(tn)=H[X(tn),Q(tn)]其中tn+1、tn表示相邻的两个离散时间。只用驱动方程、状态方程、输出方程表示时序电路功能不直观、不完整。用状态转换真值表、状态图和时序图三种表示方法，可以描述时序电路状态转换的全部过程。4.1.2时序逻辑电路的表示方法•⒉状态转换真值表反映时序电路的输出F(tn)、次态Q(tn+1)和输入X(tn

4、)及现态Q(tn)间对应关系的表格叫状态转换真值表（简称状态表）。状态表可以将输入变量和电路初态代入状态方程和输出方程，求出电路的状态和输出值，把得到的次态作为新的初态，和此时的输入变量一起代入状态方程和输出方程，得到一组新的次态和输出值，如此计算下去，并把结果列成表格，即得状态转换表。4.1.2时序逻辑电路的表示方法⒊状态转换图反映时序逻辑电路状态转换规律及相应输入、输出取值情况的几何图形称为状态转换图。⒋时序波形图(工作波形图)在时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图叫做时序图。4.2触发器触发器(flip-flop)是能够存

5、储一位二进制数的逻辑电路，是时序逻辑电路的基本单元电路。分类按照逻辑功能的不同可分为RS触发器D触发器JK触发器T触发器等4.2触发器分类按照触发方式的不同时钟控制主从触发边沿触发根据存储数据原理的不同静态动态4.2.1基本RS触发器⒈与非门构成的基本RS触发器(RSflip-flop)⑴电路结构&&QQ图4-32与非门连接电路RDSD1&&QQ图4-42与非门反馈连接电路RDSD4.2.1基本RS触发器⒈与非门构成的基本RS触发器(RSflip-flop)⑴电路结构4.2.1基本RS触发器⒈与非门构成的基本RS触发器(RSflip-flop)⑵工

6、作原理当时，电路稳定状态，输出保持不变。若触发器处于0状态，Q=0，在端送入一个负脉冲，则电路迅速翻转到1状态。只要端的负脉冲大于2tpd，负脉冲结束后，电路仍处于1状态。故称作置位(set)端或预置(preset)端。即当Q=0，，若，则。若触发器处于1状态，在端加负脉冲，触发器1状态不变。4.2.1基本RS触发器⒈与非门构成的基本RS触发器(RSflip-flop)⑵工作原理若触发器处于1状态，Q=1、，在端送入一个负脉冲，电路迅速翻转到0状态。只要端的负脉冲大于2tpd，负脉冲结束后，电路仍处于0状态。故端称作复位(reset)端或清零(cl

7、ear)端。即当Q=1、时，若，则。若触发器处于0状态，在端加负脉冲，0状态保持不变。4.2.1基本RS触发器⒈与非门构成的基本RS触发器(RSflip-flop)⑵工作原理如果在、端同时加入负脉冲，可知，在负脉冲作用期间，Q、将同时输出1，而当负脉冲同时结束时，触发器转换到什么状态将是不确定的。因此这种触发器不允许、同时为0。表4-1是基本RS触发器的特性表。4.2.1基本RS触发器⒈与非门构成的基本RS触发器(RSflip-flop)⑵工作原理表4-1与非门组成的基本RS触发器特性表4.2.1基本RS触发器⒉或非门构成的基本RS触发器⑴电路结构

8、基本RS触发器也可以用或非门组成，如图4-6所示。电路是以高电平作为有效输入信号，因此用RD、SD作为信号输入端。表4-2