EDA技术课件教学作者修改第6章 VHDL与原理图层次型混合设计.ppt

《EDA技术课件教学作者修改第6章 VHDL与原理图层次型混合设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章VHDL与原理图层次型混合设计【学习目标】通过本章学习应掌握EDA技术中的模块化设计方法、利用VHDL与原理图自底向上和自顶向下混合设计方法、掌握层次型复杂电子系统设计流程。6.1自底向上混合设计6.1.1自底向上混合设计流程自底向上(Botom—Up)的方法是一种传统的设计思想。设计者首先将各种基本单元，如各种逻辑门以及加法器、选通器等做成基本单元库，然后调用它们，逐级向上组合，直到设计出自己满意的系统为止。自底向上混合设计流程如图6.1所示。6.1自底向上混合设计6.1.1自底向上混合设计流程6.1自底向上混合设计6.1.21位二进制全加器设计一位二进制半加器真

2、值表如表6.1所示。其中a、b是输入端，So是和、co进位端。表6.1一位二进制半加器真值表6.1自底向上混合设计1.建立工程建立一个工程名为f_adder的工程文件，如图6.2所示:图6.2f_adder的工程项目图6.1自底向上混合设计2.建立文件建立三个VHDL文本文件，分别命名为h_adder.vhd（半加器文件名）、or_2.vhd（或门文件名）和f_adder.vhd（半加器文件名），并保存，如图6.3所示。图6.36.1自底向上混合设计3.输入代码并打包入库在每个VHDL文件中输入相应的代码，并保存文件，将底层的半加器和或门电路打包入库，如图6.4所示图6.

3、4输入代码后的图形6.1自底向上混合设计（1）半加器的VHDL代码如下：【例6.1】libraryieee;useieee.std_logic_1164.all;entityh_adderisport(a,b:instd_logic;co,so:outstd_logic);endentityh_adder;architecturestrofh_adderissignalabc:std_logic_vector(1downto0);beginabc<=a&b;process(abc)begincaseabcis---接下页6.1自底向上混合设计when“00”=>so<=‘

4、0’;co<=‘0’;---接上页when"01"=>so<='1';co<='0';when"10"=>so<='1';co<='0';when"11"=>so<='0';co<='1';whenothers=>null;endcase;endprocess;endarchitecturestr;图6.5半加器的打包元件图6.6半加器的仿真波形6.1自底向上混合设计or_2.vhd中输入代码如下：【例6.2】libraryieee;useieee.std_logic_1164.all;entityor_2isport(a,b:instd_logic;c:outstd_l

5、ogic);endentityor_2;architecturestrofor_2isarchitecturestrofor_2isbeginc<=aorb;endarchitecturestr;仿真波形如图6.8所示图6.7或门的打包元件图6.8或门的仿真波形6.1自底向上混合设计4.顶层文件设计顶层文件一般可以有两种方法来实现，一种是原理图，另一种是VHDL语言。（1）原理图方法①建立原理图文件并添加模块元件建立名为fg_adder的原理图文件，双击鼠标后在弹出对话框中的“Name”栏中选择生成的图元符号，如图6.9所示。将三个模块元件添加到原理图编辑器中，并放置引脚

6、。6.1自底向上混合设计②连接各模块根据全加器的原理完成电路的连接，并将其保存文件命名为fg_adder。如图6.10所示图6.9全加器的原理图编辑6.1自底向上混合设计图6.10全加器的顶层原理图（2）VHDL语言实现全加器①在f_adder.vhd文件中输入VHDL语言顶层代码：6.1自底向上混合设计【例6.3】全加器的VHDL语言顶层代码libraryieee;useieee.std_logic_1164.all;entityf_adderisport(ain,bin,cin:instd_logic;cout,sum:outstd_logic);endentityf

7、_adder;architecturestroff_adderiscomponenth_adderisport(a,b:instd_logic;co,so:outstd_logic);endcomponent;---接下页6.1自底向上混合设计componentor_2is---接上页port(a,b:instd_logic;c:outstd_logic);endcomponent;signald,e,f:std_logic;beginu1:h_adderportmap(a=>ain,b=>bin,co=>d,so=>e);u