EDA技术课件教学作者修改第 8 章 可编程逻辑器件基础及应用.ppt

《EDA技术课件教学作者修改第 8 章 可编程逻辑器件基础及应用.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第8章可编程逻辑器件基础及应用【学习目标】通过本章学习应了解可编程逻辑器件的表示方法、可编程逻辑器件的分类、CPLD结构与原理、FPGA结构与原理、可编程逻辑器件应用选择和当前主流的可编程逻辑器件；掌握CPLD与FPGA的区别、CPLD/FPGA的编程与配置技术、CPLD/FPGA的电源设计。8.1可编程逻辑器件概述8.1.1逻辑电路符号的表示PLD内部结构的专用电路符号，如图8.1所示。图8.1常用逻辑门符号-与现有国标符号的对照8.1可编程逻辑器件概述8.1.1逻辑电路符号的表示PLD的输入缓冲部分能够提供输入信号的互补信号，其电路符号如图8.2所示，等效于图8.3的逻辑结构。图

2、8.2PLD的互补缓冲器图8.3PLD的互补输入8.1可编程逻辑器件概述图8.4PLD中与阵列表示图8.5PLD中或阵列表示未连接固定连接可编程连接图8.6阵列线连接表示8.1.1逻辑电路符号的表示8.1可编程逻辑器件概述8.1.2可编程逻辑器件的分类1.按PLD集成度分如图8.7所示，较常见的分类是按集成度来区分不同的PLD器件，一般可分为以下两大类器件：①芯片集成度较低:早期出现的PROM、PLA、PAL、GAL都属于这类，可用的逻辑门数大约在500门以下，称为简单PLD。②芯片集成度较高:如现在大量使用的CPLD、FPGA器件，称为复杂PLD。8.1可编程逻辑器件概述图8.7P

3、LD按集成度分类8.1.2可编程逻辑器件的分类8.1可编程逻辑器件概述2.按PLD结构分可编程逻辑器件从结构上可分为两大类器件：①乘积项结构器件:其基本结构为“与-或”阵列的器件，大部分简单PLD和CPLD都属于这个范畴。②查找表结构器件:由简单的查找表组成可编程门，再构成阵列形式，FPGA属于此类器件。8.1.2可编程逻辑器件的分类8.1可编程逻辑器件概述3.按编程工艺上划分①熔丝(Fuse)型器件:早期的PROM器件就是采用熔丝结构的，编程过程就是根据设计的熔丝图文件来烧断对应的熔丝，达到编程的目的。②反熔丝(Antifuse)型器件:是对熔丝技术的改进，在编程处通过击穿漏层使得

4、两点之间获得导通，与熔丝烧断获得开路正好相反。8.1.2可编程逻辑器件的分类8.1可编程逻辑器件概述③EPROM型:称为紫外线擦除电可编程逻辑器件，是用较高的编程电压进行编程，当需要再次编程时，用紫外线进行擦赊。与熔丝、反熔丝型不同，EPROM可多次编程。④E2PROM型:即电可擦写编程器件，现有的大部分CPLD及GAL器件采用此类结构。它是对EPROM的工艺改进，不需要紫外线擦除，而是直接用电擦除。8.1.2可编程逻辑器件的分类8.1可编程逻辑器件概述⑤SRAM型:即SRAM查找表结构的器件，大部分FPGA器件都采用此种编程工艺，如Xilinx的FPGA、Altera的部分FPGA

5、器件。在断电后信息就丢失了。⑥Flash型：采用Flash工艺的FPGA，可以实现多次可编程，也可以做到掉电后不需要重新配置。例如，Actel公司的FPGA。8.1.2可编程逻辑器件的分类8.1可编程逻辑器件概述8.1.3简单的PLD原理根据与或阵列电路中只有部分电路可以编程以及组态的方式不同，PROM、PLA、PAL和GAL4种电路的结构特点如表8.1所示。表8.1四种简单PLD电路的结构特点8.1可编程逻辑器件概述图8.8PROM阵列结构图图8.8～图8.10分别表示了PROM、PLA和PAL(GAL)的阵列结构图。8.1.3简单的PLD原理8.1可编程逻辑器件概述图8.9PLA

6、阵列结构图图8.10PAL(GAL)的阵列结构图8.1.3简单的PLD原理8.1可编程逻辑器件概述图8.11所示的可编程输入/输出结构，其输出电路是一个三态缓冲器，反馈部分是一个又有互补输出的缓冲器。图中只画小了1个输出。8.1.3简单的PLD原理图8.11可编程输入/输出结构8.1可编程逻辑器件概述图8.12所示带反馈的寄存器输出结构，在系统时钟CLK的上升沿到来后，或门的输出被存入D触发器，然后通过选通三态缓冲器送到输山端。D触发器的Q输出经反馈缓冲器送到与阵列的输入端，这样的PAL具有记忆功能，能实现时序逻辑功能，而PROM和PLA没有寄存器结构，不能实现时序逻辑。8.1.3简

7、单的PLD原理图8.12带反馈的寄存器输出结构8.1可编程逻辑器件概述GAL和PAL最大的差别在于GAL的输出结构可由用户定义，是一种灵活可编程的输出结构。GAL的两种基本型号GAL16V8(20引脚)和GAL20V8(24引脚)可代替数10种PAL,因而称为通用可编程逻辑器件。GAL的每一个输出端都集成了一个输出逻辑宏单元OLMC(OutputLogicMacroCell)。图8.13是GAL22V10的OLMC内部逻辑图。8.1.3简单的PLD原理8.