EDA技术及应用 教学课件 作者 吴延海 第6-8章第6章.ppt

EDA技术及应用 教学课件 作者 吴延海 第6-8章第6章.ppt

ID:50086137

大小:1.36 MB

页数:269页

时间:2020-03-08

EDA技术及应用 教学课件 作者 吴延海 第6-8章第6章.ppt_第1页
EDA技术及应用 教学课件 作者 吴延海 第6-8章第6章.ppt_第2页
EDA技术及应用 教学课件 作者 吴延海 第6-8章第6章.ppt_第3页
EDA技术及应用 教学课件 作者 吴延海 第6-8章第6章.ppt_第4页
EDA技术及应用 教学课件 作者 吴延海 第6-8章第6章.ppt_第5页
资源描述:

《EDA技术及应用 教学课件 作者 吴延海 第6-8章第6章.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第6章VHDL描述语句6.1顺序描述语句6.2并行描述语句6.3属性描述与定义语句6.4文本文件操作语句6.1顺序描述语句6.1.1赋值语句赋值语句将一个值或表达式的运算结果传递给某一数据对象,如变量、信号或由此组成的数组。VHDL设计实体内的数据传递以及端口数据的读写都是通过赋值语句的运行实现的。1.变量赋值语句   变量赋值语句格式为//---------------------------------目的变量:=表达式;---------------------------------//例如:a:=3;b:=c+d;2.信号赋值语句(信号代入

2、)信号赋值语句格式为//---------------------------------目的信号量<=信号表达式;------------------------------------//例如:y<=aANDb;表示将信号量a和b相与的结果赋给目的信号量y。①从语句格式看,变量赋值语句用“:=”;信号赋值语句用 “<=”。   ②从有效的范围看,变量值是一个局部的、暂时性的数据对象;信号具有全局性特性,它不但可作为一个设计实体内部各单元之间数据传送的载体,而且可通过信号与其他实体进行通信。③从有效的时间看,变量赋值是立即发生的(假设进程已启动),

3、即是一种时间延迟为0的赋值行为;信号赋值通常不是立即发生的,而是发生在一个进程结束时,赋值过程总是有某个延时的,它反映了硬件系统的重要性,综合后可以找到与信号对应的硬件结构(如一个I/O口、一个D触发器等)。6.1.2WAIT语句下面介绍WAIT语句的格式。1.无限等待语句   无限等待语句格式为//------------------WAIT;------------------//说明:该语句使进程处于无限等待状态。2.敏感信号等待语句   敏感信号等待语句格式为//----------------------------------------

4、----------WAITON敏感信号[,敏感信号];--------------------------------------------------//说明:该语句使进程处于等待状态,直到敏感信号表中的某个信号发生变化时才能够把进程激活,从而使其处于执行 状态。【例6.1】WAIT语句示例。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYres_dff1ISPORT(clk,reset,d:INSTD_LOGIC;q:OUTSTD_LOGIC);ENDres_dff1;ARCHITECTURErtlO

5、Fres_dff1ISBEGINPROCESSBEGINIF(reset=‘1’)THENq<=‘0’;ELSIF(clk‘eventANDclk=’1‘)THENq<=d;ENDIF;WAITONclk,reset;ENDPROCESS;ENDrtl;例6.1给出的是一个描述异步复位D触发器的VHDL程序,其中的WAITON语句表明该进程对信号clk和reset敏感。clk和reset只要有一个信号发生变化,进程就将结束等待状态而进入执行状态。当进程处于执行状态时,如果reset有效,则q将被赋‘0’;如果reset无效且时钟上升沿有效,则q将被赋

6、成d的值。执行完进程语句后,进程将再次处于等待状态,等待信号clk或reset再次发生变化。3.条件等待语句   条件等待语句格式为//-------------------------------------WAITUNTIL条件表达式;--------------------------------------//说明:该语句使进程处于等待状态,直到条件表达式中所含信号发生变化,且条件表达式为TRUE时,进程才能脱离等待状态,恢复执行WAIT后面的语句。【例6.2】条件等待语句示例。LIBRARYIEEE;USEIEEE.STD_LOGIC_11

7、64.ALL;ENTITYres_dff2ISPROT(clk,reset,d:INSTD_LOGIC;q:OUTSTD_LOGIC);ENDres_dff2;ARCHITECTURErtlOFres_dff2ISBEGINPROCESSBEGINWAITUNTILclk‘eventANDclk=’1‘;IF(reset=’1‘)THENq<=’0‘;ELSEq<=d;ENDIF;ENDPROCESS;ENDrtl;4.超时等待语句   超时等待语句格式为//---------------------------------------WAITFOR

8、时间表达式;---------------------------------------//说明:从执行到

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。