基于FPGA的电子稳像平台的研究.doc

《基于FPGA的电子稳像平台的研究.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于FPGA的电子稳像平台的研究摘要：分析了传统电了稳像平台的缺陷，研究并设计了基于FPGA的专用平台。针对该平台研制过程中所涉及的一些关键问题进行了详尽的分析与探讨，给岀了可行的解决办法。实验结果表明该平台工作稳定，扩展性好。关键词：视频处理电子稳像FPGA电了摄像系统已广泛应用于军用及民用测绘系统中，但是效果受到其载体不同时刻姿态变化或震动的影响。当丁作环境比较恶劣，尤其是在航空或野外操作时，支撑摄像机平台的震动会引起图像画面的抖动，令观察者视觉疲劳，从面产仝漏警和虚警。所以在运行中，如何稳像成为I•

2、分巫要的问题，特别是在长焦距、高分辨力的监视跟踪系统中更加突出。具璞蒿、实性性强、体积小巧等特点，得到更广泛的应用。•ICILLC2iISTARTHREFHREFRGB...717718719〉(a)I6221623I624I625I1I2I3I4I5I6I7

3、8I22

4、23IinputCVBSi~nmmnjjLLLjnnnm~~if~~hrefirnj-U—LT-U—LT-UU—LTHJ-U—LJ^J-U-VREF■-RTSO(ODD)(b)图1数字化图像的像素时序图稳像系统的反应速度是电了稳像要解决的

5、关键技术么一。传统的基于“摄像机-图像采集卡-计算机”模式的稳像系统、图像检测和匹配算法全部山计算机以软件方式实现。尽管当今计算机的性能很爲,能够部分满足单传感器电了稳系统的实时处理要求，但在以下儿个方面仃着难以解决的问题：首先，其固仃的串行丁•作方式使得单计算机难以适应其于多传感器视频处理系统的实时稳像，阻碍了在实际中的应用adw欠，传统的图像采集卡中能将采集图像数拥实时传输给计算机,而不能传输给标准接口的视频监视设备lkZ很多应用场合对听要求很高。因此，研制专用的电了稳像平台，既能实时地高速获取视频数

6、据，乂能将数据实时地传后续的图像处理系统，既冇实际意义乂有工程价值。场t・l（偶场）场1（奇场）场1+1（偶场）oaoeoeooeoeoeoo®o®o®ooeoeoeoopQRsTu•oeo^oe•oeoeoe•oeoeoeABcDEFGo®o®o®ooeo

7、像信息进入到山FPG.A实现的帧存控制器中，完成数据的交换（数据的缓冲），同时完成系统要求的去隔行和放大的操作，最后处理好的数据通过VGA控制器，完成时序变化，经视频、A变为模拟信号送到VGA监视器上实时显示。图3帧存控制器的逻辑框图1.1视频处理接口山于在进行视频处理时，多为从摄像头输入模拟信号，如NTSC或PAL制式电视信号，除图像信号外，还包括行同步信号、行消隐信号、场同步信号、场消隐信号以及梢脉冲信号等。内而对视频信号进行A/D转换的电路也非常复杂。Philips公司将这些转换电路集成到了一块芯片

8、中，从而生产出功能强大的视频输入处理芯片SAA7111,为视频信号的数字化应用提供了极大的方便。系统设计采用SAA7111对复合信号进行采样、同步产生、亮色分离并输出标准的数字化信号。SAA7111输出的数字化图像信息符合CC1R.601建议,PAL制式的模拟信号数字化后的图像分辨率为720X572,像素时钟13.5MHz。在本稳像系统中要求图像输出符合VGA（640X480,60Hz）标准，I人I此在采集数据时要对数据进行选择，避开行、场消隐信号和部分仃效像素信息，在较大的图像中截取所需要的大小。SAA

9、71U向帧存控制电路输出像索时钟(LCC2)、水平参数(HREF)、垂直参考(VREF)、奇偶场标志信号(ODD)和16位像素信息(RGB565).其中LCC2用来同步整个采集系统:HREF高电平有效,对应一行720个有效像素;VREF高电平有效,对应一场信号中的286个有效行；ODD二1时，标志当前场为奇数场;ODD=O时，标志当前场为偶数场。采用16位RGB表示每个像素的彩色信息。图1(小为数字化图像中的一行像素的时序图。其中两个HREF分别表示有效行的起始与结束位置，实际为一个信号:可以清楚地看到一

10、行中冇效的720个像索9像索时钟LLC2的对应关系，在采集时通过帧存器控制电路选择其小部的640个像索进行采集。图1(b)为一帧数字图像的输出时序图。可以看到在第624〜22行时,VREF处于无效状态，因此在后续的采集中，这部分的信息不予处理并通过ODD的电平区分奇偶场数据。(c)任意转换率图4采样率转换1.2去隔行支持PAL制电视信号采用隔行扫描机制，采用人眼的视觉暂留-來实现两场l/50s扫描312.5行的图像构成625行