上传的电子秒表课程设计归纳总结报告.doc

《上传的电子秒表课程设计归纳总结报告.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、课程设计报告题目：电子秒表课程：《EDA技术》课程设计专业班级：电信07级2班学生姓名：学号：完成日期：2010-6-15机电工程学院10目录摘要……………………………………………………………………31概述…………………………………………………………………31.1课程设计目的……………………………………………………31.2课程设计内容……………………………………………………31.3课程设计原理……………………………………………………32设计过程……………………………………………………………42.1模块1…………………………………

2、…………………………42.2模块2……………………………………………………………42.3模块3……………………………………………………………52.4顶层设计模块……………………………………………………53系统仿真……………………………………………………………53.1时序仿真…………………………………………………………53.2电路功能验证……………………………………………………63.3问题分析…………………………………………………………74心得体会………………………………………………………………7参考文献…………………………………

3、………………………………8附录1：源程序清单………………………………………………………8摘要10数字秒表是生活中大家都很熟悉的事物，在EDA设计中也是一个不错的选题。设计首先需要考虑秒表的整体构成，主要由分频器与计数器组成。通过计数器进位端相联系。设计好顶层原理图后，需要用VHDL语言对各个模块进行行为描述，完成对各模块的设计。这应该属于自定向下，模块化的设计方法。1概述1.1课程设计目的了解各种PLD器件的基本结构，掌握QUARTUSII的使用方法，用图形输入法和VHDL完成规定的基本练习题，在此基础上完成一个数字系统设计题的

4、设计、仿真、下载（FPGA实现）。通过课程设计使学生能熟练掌握一种EDA软件（QUARTUSII）的使用方法，能熟练进行设计输入、编译、管脚分配、下载等过程。使学生能利用EDA软件（QUARTUSII）进行至少一个电子技术综合问题的设计（内容可由老师指定或自由选择），设计输入可采用图形输入法或VHDL硬件描述语言输入法。使学生初步具有分析、寻找和排除电子电路中常见故障的能力。1.2课程设计内容使用VHDL语言描述一个秒表电路，利用QuantusII软件进行源程序设计，编译，仿真，最后形成下载文件下载至装有FPGA芯片的实验箱，进

5、行硬件测试，要求实现秒表功能。1.3课程设计原理秒表的逻辑结构较简单，它主要由、显示译码器、分频器、十进制计数器和6进制计数器组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动。秒有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器（七段数码管驱动译码器）的连接，当计时达60分钟后，蜂鸣器鸣响10声。四个10进制计数器：用来分别对百分之

6、一秒、十分之一秒、秒和分进行计数；两个6进制计数器：用来分别对十秒和十分进行计数；分频器：用来产生100HZ计时脉冲；显示译码器：完成对显示的控制。10选定实验箱产生的频率送入分频器，输出100Hz频率，驱动显示百分秒的十进制计数器，此计数器进位端接显示时分秒的十进制计数器。依次接下去，分别是秒，十秒，分，十分。最后设计一个驱动蜂鸣器的模块。2设计过程2.1模块1——分频器要驱动最小的时间单位百分秒需要一百赫兹的频率，而实验箱不提供这个频率，所以需要一个分频器来提供。分频器原理：输入一个较高的频率，比如750kHz，则设计算法，

7、使得每输入7500个脉冲输出一个脉冲，这样输出端口就提供一个100Hz的频率。部分源程序及说明：ARCHITECTUREARTOFCLKGENISSIGNALCNTER:INTEGERRANGE0TO10#119999#;BEGINPROCESS(CLK)ISBEGINIFCLK'EVENTANDCLK='1'THENIFCNTER=10#119999#THENCNTER<=0;——ELSECNTER<=CNTER+1;——对输入脉冲计数7500次ENDIF;ENDIF;endprocess;PROCESS(CNTER)ISBE

8、GINIFCNTER=10#119999#THENNEWCLK<='1';——每计数7500次——输出一个脉冲ELSENEWCLK<='0';ENDIF;ENDPROCESS;ENDARCHITECTUREART;模块符号：2.2模块2——十进制计数器10十进制