欢迎来到天天文库
浏览记录
ID:51907199
大小:343.00 KB
页数:8页
时间:2020-03-18
《数字电子技术项目教程 教学课件 ppt 作者 牛百齐 项目6 习题解答.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库。
1、项目6习题解答理论测试1)填空题(1)输入信号原有状态记忆(2)组合逻辑存储存储(3)二十任意(4)异步置0同步置0异步置数同步置数(5)11102)判断题(1)√(2)√(3)×(4)√(5)×3)选择题(1)A(2)D(3)D(4)B(5)A练习与提高1.(a)(b)2.解:该电路3个JK触发器的时钟端都连在一起接在时钟脉冲CP上,为同步时序逻辑电路,时钟方程可以不写。电路没有输入变量X,属莫尔(Moore)型电路。(1)写出各个触发器的驱动方程、输出方程和状态方程 输出方程 驱动方程 状态方程 (2)画出各触发器的次态卡诺图、输出函数卡诺图和状态转换图
2、。根据状态方程填写各触发器的次态卡诺图和输出函数卡诺图,如图题6.1(a)、(b)、(c)、(d)所示。将上述四张卡诺图按的顺序排列进行叠加,得到时序逻辑电路的状态卡诺图如图题6.1(e)所示。 (a)卡诺图 (b)卡诺图 (c)卡诺图 (d)卡诺图(e)卡诺图图6..2a) 图题6.2卡诺图由状态卡诺图画出状态转换图,设电路的现态为000,输入第一个脉冲CP后,则由图6.1(e)可看出,000所对应的小方格为001,说明输入第一个脉冲后,电路的状态由000翻转到001且输出CO=0;然后再将001作为现态,即001,输入第
3、二个脉冲后,次态为010,输出CO=0;依此类推,当现态为101时,输入第六个脉冲后,次态为000,即返回原状态,输出CO=1。由此可画出状态转换图如图6.2所示。 图6.2b)状态转换图 图6.2c) 时序图(3)分析给定时序逻辑电路的逻辑功能由状态转换图6.2b)可看出,图题6.2所示的时序逻辑电路在输入第六个脉冲后,返回原来的状态,同时输出端Y输出一个高电平的进位信号。因此,图题6.1所示的时序逻辑电路为同步六进制计数器。(4)根据状态转换图列状态转换真值表如表题6.1所示,画出时序图6.2c)所示。表题6.2图题6.2的状态转换真值表现态次态输出
4、 CO0 0 00 0 10 1 00 1 11 0 01 0 10 0 10 1 00 1 11 0 01 0 10 0 0000001(5)检查电路能否自启动 图题6.1所示的时序逻辑电路应有23=8个工作状态。由图6.2状态转换图可看出,它只有6个状态被利用了,称这6个状态为有效状态。还有110和111两个状态没有被利用,称为无效状态。在状态转换图6.2中,将110作为现态,次态111,再将111作为现态,次态000,为有效状态。说明图题6.1所示时序逻辑
5、电路电路如果由于某种原因进入到无效状态工作时,只有继续输入时钟脉冲CP,电路会自动进入循环圈,即会自启动。包含无效状态的状态转换图如图6.4所示。图6.2d) 包含无效状态的状态转换图3.解:CT74LS160为十进制加计数器,具有异步清零和同步预置数功能,状态编码方式为8421BCD。图题6.4电路采用同步预置数,当输入计数脉冲后计数器的输出状态为 0001 0111 即对应的十进制数17时,该状态通过与非门作用于同步置数端,再输入1个计数脉冲,使计数器的状态为0000。故图题6.4所示电路为17+1=18进制同步加法计数器。4.解:(1)利用CT74LS161的异步清零功能
6、 用两片CT74LS161组成256进制计数器,然后再用异步反馈清零构成24进制计数器。 ①写出状态SN=S24的代码,由于CT74LS161采用四位二进制码,因此有00011000②写出反馈清零函数,由于CT74LS161的异步清零信号为低电平,所以,反馈清零函数应为与非表达式,用与非门实现。 ③画电路图,如图6.5a)所示。图6.5a)(2)利用CT74LS163的同步清零功能解:用两片CT74LS163组成256进制计数器,然后再用同步反馈清零构成24进制计数器。 ①写出状态SN=S24-1的代码,由于CT74LS163采用四位二进制码,因此有00010111
7、②写出反馈清零函数,由于CT74LS163的同步清零信号为低电平,所以,反馈清零函数应为与非表达式,用与非门实现。 ③画电路图,如图6.5b)所示。图6.5b)(3)利用CT74LS161和CT74LS163的同步置数功能解:用同步置数功能构成二十四进制计数器: 分别用两片CT74LS161和两片CT74LS163组成256进制计数器,然后再用同步置数功能构成24进制计数器。 ①写出状态SN=S24-1的代码,由于CT74L
此文档下载收益归作者所有