微机原理及接口技术-第6章-存储器.ppt

《微机原理及接口技术-第6章-存储器.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第六章Memory第一节存储器分类第二节随机存储器RAM第三节只读存储器ROM第四节CPU与存储器的连接第五节存储器空间的分配和使用6-1Categoryofmemory一、按用途分类usage1、inner内部存储器：主机内的存储器特点：速度快（CPU直接访问）；容量小（受地址线限制）8086：1MB80386：4000MB（32根AB）主要用于存放系统软件（如引导程序、监控系统、操作系统）2、outer外部存储器（辅助存储器）如：软盘、硬盘、光盘等。特点：速度稍慢，容量大。二、按性质分类characteristic1、随机存取存储器

2、RAM特点：断电后数据丢失静态的SRAM特点：存取速度快(由6个MOS管组成一位)常用于组成高速缓冲存储器。动态DRAM特点：速度快（由单管MOS组成）;需要周期性刷新2、只读存储器ROM数据只能读出，不能写入，断电后数据仍保留ROM，PROM，EPROM，EEPROM6-2随机存取存储器RAMrandomaccessmemory一、静态SRAMstatic1.SRAM的构成存储器芯片内部结构框图如图所示：32×32=1024存储单元I/O电路Y译码器地址反相器输出驱动控制电路译码器X驱动器地址反相器A0A1A2A3A41231321

3、23132132123132A5A6A7A8A9输入输出读/写CS－由地址译码器、存储体、控制逻辑和三态缓冲器组成。（1）存储矩阵字结构存储单元：D7D08位为一个存储器单元8位同时读出或写入例：要组成1K×8的存储器，采用128×8的芯片位结构存储器芯片基本单元作不同字（字节）的同一位.例如：用1024×1芯片组成1K存储器,则需8片此种芯片。D7D6D5D4D3D2D1D01024个单元87654321（2）地址译码器addressdecoder行：低地址位送存储器，经译码选存储单元列：高地址位经译码产生片选信号行、列均选中，在读/

4、写控制信号作用下，进行操作。（3）控制逻辑与三态缓冲器CPUHighbyteaddressdecode/CS2、静态SRAM芯片2114——1K×46116——2K×86264——8K×862128——16K×862256——32K×8如右图：图中：A0～A12：地址线I/O1～I/O8：数据线WE：写允许OE：读允许CE1、CE2：片选Vcc:+5VVss：GND62641234567891028272625242322212019NCA4A5A6A7A8A9A10A11A12/CE2A3A2A1/OEA0/CE1I/O8VCC

5、11121314I/O1I/O2I/O3GND181716I/O7I/O6I/O5I/O4图6-38K×8SRAM引脚图15/WE二、动态DRAMdynamic结构“1”-----0.2V(读出时0.1v)C’为分布电容C为信息存放电容行选择信号数据输入输出刷新放大器QC列选择C’2、刷新过程：refresh一行一行进行刷新刷新一行的时间称为刷新周期（2ms）3、典型的DRAM芯片2164——64K×12164引脚图如下示参见P221图6-6216412345678161514131211109NcDin/WE/RASA0A2A1GND

6、Vcc/CASDoutA6A3A4A5A7三、存储器的工作时序（自学）P221四、高速缓冲存储器（CACHE）P225采用CACHE技术：使CPU全速运行高速缓冲存储器：由SRAM组成常用容量：32K～256KCACHE技术：视主存为高速缓冲存储器而设置的小容量局部存储器。将CPU重复使用最新的信息“拷贝”到高速缓存上，以后CPU使用。通常，系统程序、应用程序、用户数据均存于硬盘中。CACHE控制器DRAM控制器CPU80386（80486）CACHERAM20~40ns32~256KBDRAM80~120ns1~16MB硬盘240MB

7、~1GB高速缓冲存储器工作过程：开机时：CACHE存储器为空白；CPU向主存读操作后，读取数据“拷贝”到CACHE；此后CPU多次读主存，检查CACHE中有无CPU读主存的地址。若CACHE中有，则命中（由CACHE向CPU提供数据）32K缓存——命中率86%64K缓存——命中率92%五、存储器发展状况P227（自学）6-3只读存储器P229（自学）自学重点：EPROM，EEPROM6-4CPU与存储器的连接attention：（1）CPU总线负载能力CPU总线直流负载：一个TTL负载(Transister-Transister-Log

8、ic)MOS电路,负载小，主要是电容负载大系统中应加驱动器（缓冲器）（2）CPU时序与存储器存取速度配合（3）存储器的地址分配和片选（4）控制信号的连接：M/IO、RD、WR、ALE、READY…一、存储器