EDA课件 VHDL语言 第2章.pdf

EDA课件 VHDL语言 第2章.pdf

ID:51503549

大小:592.99 KB

页数:9页

时间:2020-03-25

EDA课件 VHDL语言 第2章.pdf_第1页
EDA课件 VHDL语言 第2章.pdf_第2页
EDA课件 VHDL语言 第2章.pdf_第3页
EDA课件 VHDL语言 第2章.pdf_第4页
EDA课件 VHDL语言 第2章.pdf_第5页
资源描述:

《EDA课件 VHDL语言 第2章.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2章FPGA/CPLD器件第2章FPGA/CPLD器件2.1PLD器件概述2.2PLD的基本原理与结构2.3低密度PLD的原理与结构内容2.4CPLD的原理与结构2.5FPGA的原理与结构2.6FPGA/CPLD的编程元件2.7边界扫描测试技术2.8FPGA/CPLD的编程与配置2.9FPGA/CPLD器件概述2.10FPGA/CPLD的发展趋势2.1PLD器件概述PLD的发展PLD的发展历程◆1985年,美国Xilinx公司推出了现场可编程门阵列(FPGA,FieldProgrammableGateArray)熔丝

2、编程的AMD公司PROM和推出PALGAL器件◆CPLD(ComplexProgrammableLogicPLA器件器件Device),即复杂可编程逻辑器件,是从EPLD改进而来的。FPGA器件内嵌复杂EPLD器件CPLD器件功能模块的SoPCPLD的集成度分类四种SPLD器件的区别可编程逻辑器件(PLD)简单PLD复杂PLDPROMPLAPALGALCPLDFPGA一般将GAL22V10(500门~750门)作为简单PLD和高密度PLD的分水岭按编程特点分类按编程元件和编程工艺分类PLD器件按照可以编程的次数可以分为

3、两类:(1)熔丝(Fuse)(1)一次性编程器件(OTP,OneTimeProgrammable)(2)反熔丝(Antifuse)编程元件非易失性(2)可多次编程器件(3)紫外线擦除、电可编程,如EPROM。器件OTP类器件的特点是:只允许对器件编程一次,不能修改,(4)电擦除、电可编程方式,(EEPROM、快闪存储而可多次编程器件则允许对器件多次编程,适合于在科研开发中使用。器(FlashMemory)),如多数CPLD(5)静态存储器(SRAM)结构,如多数FPGA易失性器件2.2PLD的基本原理与结构数字电路符号

4、表示PLD器件的原理结构图数字逻辑电路的两种国标符号对照PLD电路符号表示PLD连接表示法PLD与阵列表示PLD的输入缓冲电路PLD或阵列表示2.3低密度PLD的原理与结构PROMPROMPROM的逻辑阵列结构PROM表达的PLD阵列图PROMPLAF0A0A1A0A1F1A1A0用PROM完成半加器逻辑阵列PLA逻辑阵列示意图PALPALPAL结构PAL的常用表示PAL22V10部分结构图GALGAL22V10的结构(局部)GAL22V10的OLMC结构2.4CPLD的原理与结构CPLD器件CPLD器件宏单元内

5、部的结构结构示意图典型CPLD器件的结构MAX7000S器件的宏单元结构MAX7000S器件的内部结构MispLSI1032器件的GLB的结构XC9500器件的宏单元结构2.5FPGA的原理与结构查找表原理查找表结构FPGA器件的内部结构示意图查找表结构4输入LUT及内部结构图典型FPGA的结构典型FPGA的结构Cyclone器件的LE结构(普通模式)XC4000器件的CLB结构2.6FPGA/CPLD的编程元件2.7边界扫描测试技术为了解决超大规模集成电路(VLSI)的测试问题,自1986年开始,IC领1.熔丝(Fu

6、se)型器件域的专家成立了“联合测试行动组”(JTAG,JointTestActionGroup),并制定出了IEEE1149.1边界扫描测试(BST,BoundaryScanTest)技2.反熔丝(Anti-fuse)型器件术规范3.EPROM型,紫外线擦除电可编程4.EEPROM型5.Flash型6.SRAM型边界扫描电路结构边界扫描IO引脚功能边界扫描数据移位方式引脚描述功能TDI测试数据输入(TestData测试指令和编程数据的串行输入引脚。数据在TCKInput)的上升沿移入。TDO测试数据输出(TestDa

7、ta测试指令和编程数据的串行输出引脚,数据在TCKOutput)的下降沿移出。如果数据没有被移出时,该引脚处于高阻态。TMS测试模式选择(TestMode控制信号输入引脚,负责TAP控制器的转换。TMSSelect)必须在TCK的上升沿到来之前稳定。TCK测试时钟输入(TestClock时钟输入到BST电路,一些操作发生在上升沿,而Input)另一些发生在下降沿。TRST测试复位输入(TestReset低电平有效,异步复位边界扫描电路(在IEEE规范Input)中,该引脚可选)。2.8FPGA/CPLD的编程与配置2.

8、8FPGA/CPLD的编程与配置ISP功能提高设计和应用的灵活性USB-Blaster下载电缆未编程前先焊接安装系统内编程--ISP在系统现场重编程修改下载接口引脚信号名称引脚12345678910减少对器件的触摸样机制造方便允许现场硬件升级PS模式DCKGNDCONF_DONVCnCONFI-nSTAT-DATAGND和损

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。