资源描述：
《基于PCI9054的高速数据采集系统.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、总第158期舰船电子工程Vo.l27No.22007年第2期ShipElectronicEngineering118*基于PCI9054的高速数据采集系统龙瑜伍文运(湖南生物机电职业技术学院长沙410126)摘要PCI9054是美国PLX公司生产的PCI总线通用接口芯片,使用该专用芯片桥接PCI总线和本地总线可以无需考虑复杂的PCI总线规范,只需开发系统的硬件。介绍PCI9054的结构和性能,提出基于专用芯片PCI9054的高速数据采集系统的软硬件设计方案。该系统具有强大的功能和简洁的用户接口,有较强的实时性。关键词
2、PCI9054;数据采集;PCI总线中图分类号TN911.72地总线(localbus),可以不用考虑复杂的PCI总线1前言规范,只需要开发系统的硬件和驱动程序。PCI9054具有较强的性能。它符合PCIV2.1数据采集技术是信号处理的一个非常重要的和V2.2规范,提供两个独立的可编程DMA控制环节,广泛应用于通信,图像处理等领域。要实现器,每个通道均支持块和分散/集中的DMA方式;高速数据采集,不仅需要高性能的A/D、D/A设在PCI总线端支持32位/33MHZ;本地端(local备,而且还需要高速的数据传输。目前
3、,基于计算bus)可以编程实现8,16,32位的数据宽度,传输速机的数据采集卡主要有两种:ISA总线和PCI总率最高可达132M字节/秒。本地总线端时钟最高线。ISA总线的传输速率低,适合低速应用场合;可达50MHZ,支持复用/非复用的32位地址/数PCI总线作为比较新的局部总线,以其较高的吞吐据。PCI9054内部有6种可编程的FIFO存储器,率,为中央处理器及高速外围设备提供一座梁。以实现零等待突发传输以及本地总线和PCI总线本文所介绍的数据采集系统由PCI9054、双口之间异步操作。PCI9054的内部结构如图
4、1所示。SRAM、DSP芯片TMS320C5402和A/D、D/A转换PCI9054的PCI总线接口主要完成两项任务:器组成。PCI9054桥接PCI总线和局部总线;双口第一,数据传输、地址译码和控制指令的译码。数SRAM连接PCI9054与DSP,使用双地址映射,使据传输过程中的握手和等待控制信号主要由帧周地址分配灵活;在系统中使用了通用信号处理芯片期信号FRAME、主设备准备好信号IRDY,从设备准TMS320C5402。对采样数据的处理可以利用DSP备好信号TRDY和设备选择信号DEVSEL组成。数在处理信号中
5、的优势,发挥计算机和DSP的双重据和地址信号是复用的,由FRAME信号区分地址优点,使得系统更加高效;并且PCI总线、DSP和期和数据期,同时它也标志着一次传输的开始。第PCI9054都可以发起数据传输,对于不同种类的数二,PCI总线的信号采用反射波方式,而不是入射据,使用起来更加灵活。波方式。这种方式的特点是:总线驱动靠反射波叠加使信号电压达到要求的振幅,且这段电压上升的2PCI9054的结构和性能过渡时间相当于总线周期的三分之一。正因为这一特性,在电路板制作上,要注意PCI总线信号的PCI9054是美国PLX公司
6、生产的PCI总线通走线,为了满足反射条件,对信号走线有严格要求:用接口芯片。使用该专用芯片桥接PCI总线和本普通信号长度,从插槽的连接器到PCI桥芯片走线*收稿日期:2006年8月14日,修回日期:2006年10月8日基金项目:湖南省教育厅委托项目:(04C749);湖南省教育科学项目:(XJK06BGD030)作者简介:龙瑜,高级讲师,硕士研究生,研究方向:自动控制及电气测量等。2007年第2期舰船电子工程长度不大于1.5英寸,CLK信号走线长度为2.5?DMA模式支持PCI总线与本地总线之间的高0.1英寸。否则会
7、导致信号不稳定甚至总线冲突,效突发传输。PCI9054集成了两个相互独立的无法开机。DMA通道,每个通道都支持块DMA和分散/集中DMA操作。块DMA要求计算机或本地处理器提供PCI和本地总线的起始地址、传输字节数、传输方向等。在DMA传输中,作为PCI总线和本地总线的主控设备,DMA控制器使能本地总线的中断等待状态;确定零到十五的中断等待周期;使能本地总线的突发传输;仲裁本地总线;执行PCI内存的写操作,终止本地传输;设置本地或PCI总线中断位等。3数据采集实现方案数据采集卡主要由PCI接口芯片PCI9054、双口
8、SRAM、CPLD、DSP芯片TMS320C5402和A/D、D/A转换器设备组成。PCI9054控制图如图2所示,工作时,先由计算机主机通过PCI总线向系统发出命令字,要求上图1PCI9054内部结构图传数据。PCI9054将数据或命令字存入8K@16的PCI9054有六个/零等待可编程0FIFO存储双口SRAM中,同时通过CPLD译码向C5
