基于ECT的高速数据采集系统设计-论文.pdf

基于ECT的高速数据采集系统设计-论文.pdf

ID:53761388

大小:309.02 KB

页数:4页

时间:2020-04-24

基于ECT的高速数据采集系统设计-论文.pdf_第1页
基于ECT的高速数据采集系统设计-论文.pdf_第2页
基于ECT的高速数据采集系统设计-论文.pdf_第3页
基于ECT的高速数据采集系统设计-论文.pdf_第4页
资源描述:

《基于ECT的高速数据采集系统设计-论文.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、逃避豳豳基于ECT的高速数据采集系统设计:l:马敏,吴海超(中国民航大学航空自动化学院,天津300300)摘要:数据采集系统的速度制约了电容层析成像技术在航空发动机气路监测系统等高速设备中的应用。为此,设计了一种基于FPGA的新型电容数据采集系统,采用DDR2存储技术和PCI总线技术实现了数据的高速传输。同时应用卡尔曼滤波器代替传统的FIR滤波器,有效提高了滤波效率。测试结果表明,该系统具有抗干扰能力强、采样精度高、处理速度快等优点。关键词:航空发动机;FPGA;数据采集;卡尔曼滤波器;DDR2;PCI中图分类号:FP273文献标识码:A文章编号:0258—

2、7998f2014)01—0072—03ECT——basedhigh-speeddataacquisitionsystemdesignMaMinWuHaichao(CivilAviationUniversityofChina,Tianjin300300,China)Abstract:Theapplicationofelectricalcapacitancetomographytohigh-speeddevicesfsuchasaero-enginegaspathmonitoringsystem)hasbeenrestrictedbythespeedofthe

3、dataacquisitionsystem.Toaddressthisproblem,anovelFPGA—basedcapacitancedataacquisitionsystemisdesignedinthispaper.DDR2memoryandPCIbustechnologyareadoptedtorealizehighspeeddatatransmission.Additionally,thetraditionalFIRfilterisreplacedbyKalmanfilter,whicheffectivelyimprovesthefilteri

4、ngefficiency.Experimentalresultsshowthatthesystempossessestheadvantagesofanti-interferenceability,highsamplingaccuracyandfastpro—eessingspeed.Keywords:aeroengine;FPGA;dataacquisition;Kalmanfilter;DRR2;PCI航卒发动机结构复杂、工作环境恶劣。对其准确快(1)硬件改进:应用DDR2存储技术和PCI总线技术速检测一直是航空公司面临的重大技术难题。提高数据的吞吐率。航

5、空发动机排出的尾气主要是大量的排放气体、未(2)软件改进:应用卡尔曼滤波器替代传统的FIR滤完全燃烧液滴以及机械磨损产生的金属屑等混合多相波器,因为不需要时域和频域之间的转换,在保汪一定流体。通过检测、分析这些颗粒物特性,能够实时地反映信噪比的同时,可提高滤波效率。发动机工作状态,为发动机视情维修提供依据l】1。图1为ECT系统结构图,主要由三部分组成:阵列电容层析成像技术ECT(ElectricalCapacitanceTomog—式电容传感器、数据采集与信号处理单元以及图像重建raphy)具有非侵入、可视化、响应速度快等优点,使其在与分析显示单元1。【}

6、I低速多相流体过程参数检测中拥有显著的优势_2_。目前,已有ECT系统在稀相煤粉气固两相流检测中应用的报道131。相关文献未见ECT系统对高温、高速的航空发动机尾气这种特殊气固两相流检测的报道。数据采集速度是制约ECT系统在航空发动机尾气检测应用中的瓶颈之一。针对这一问题,本文设计了一种新型高速数图1ECT系统结构网据采集系统,在保证一定精度的同时显著提高了数据采集的速度。主要包括以下两方面的工作:1系统总体方案基于ECT的航空发动机气路检测系统总体设计框堆金项¨:国家自然科学纂金青年科学基金项目(61102096):天津市自然图如图2所示。1=1f、.1^

7、金1.坝li¨IJCYBJC06900)72《电子技术应用》2014年第4()卷第1期128MB的DDR2SDRAM芯片。图4给出了DDR2存储器工作时的状态机的转换结构图。系统初始化完成以后,状态机进入IDLE状态。然后根据不同的请求指令,状态机转换到相应的状态,并将指令发送至DDR2存储芯片,同时触发计数器开始计数。当满足规定的时间间隔后,控制器可以再次接受新的指令并根据请求转换为相应的工作状态。J习2系统的总体设计框图本系统采用两片FPGA芯片作为核心处理器。一片选用Xilinx公司的Spartan一6系列XC6SLX16—2CSG324,用于控制12

8、bit高速模数转换器AD9224直接对C/V转换电路

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。