电子学习模拟电路教案第7课时1.ppt

电子学习模拟电路教案第7课时1.ppt

ID:51502118

大小:2.40 MB

页数:123页

时间:2020-03-25

电子学习模拟电路教案第7课时1.ppt_第1页
电子学习模拟电路教案第7课时1.ppt_第2页
电子学习模拟电路教案第7课时1.ppt_第3页
电子学习模拟电路教案第7课时1.ppt_第4页
电子学习模拟电路教案第7课时1.ppt_第5页
资源描述:

《电子学习模拟电路教案第7课时1.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第七章 常用时序逻辑功能器件在数字电路中,能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······7.1.1二进制计数器1、二进制同步计数器3位二进制同步加法计数器选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。状态图输出方程:时钟方程:时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时,在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时,

2、在下一个CP触发沿到来时翻转。电路图由于没有无效状态,电路能自启动。推广到n位二进制同步加法计数器驱动方程输出方程3位二进制同步减法计数器选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。状态图输出方程:时钟方程:时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=0时,在下一个CP触发沿到来时翻转。FF2在Q0=Q1=0时,在下一个CP触发沿到来时翻转。电路图由于没有无效状态,电路能自启动。推广到n位二进制同步减法计数器驱动方程输出方程3位二进制同步可逆计数器设用U/D表示加减控制信号,且U/D=0

3、时作加计数,U/D=1时作减计数,则把二进制同步加法计数器的驱动方程和U/D相与,把减法计数器的驱动方程和U/D相与,再把二者相加,便可得到二进制同步可逆计数器的驱动方程。输出方程电路图4位集成二进制同步加法计数器74LS161/163①CR=0时异步清零。②CR=1、LD=0时同步置数。③CR=LD=1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数。④CR=LD=1且CPT·CPP=0时,计数器状态保持不变。74LS163的引脚排列和74LS161相同,不同之处是74LS163采用同步清零方式。双4位集

4、成二进制同步加法计数器CC4520①CR=1时,异步清零。②CR=0、EN=1时,在CP脉冲上升沿作用下进行加法计数。③CR=0、CP=0时,在EN脉冲下降沿作用下进行加法计数。④CR=0、EN=0或CR=0、CP=1时,计数器状态保持不变。4位集成二进制同步可逆计数器74LS191U/D是加减计数控制端;CT是使能端;LD是异步置数控制端;D0~D3是并行数据输入端;Q0~Q3是计数器状态输出端;CO/BO是进位借位信号输出端;RC是多个芯片级联时级间串行计数使能端,CT=0,CO/BO=1时,RC=CP,由RC端产生

5、的输出进位脉冲的波形与输入计数脉冲的波形相同。4位集成二进制同步可逆计数器74LS193CR是异步清零端,高电平有效;LD是异步置数端,低电平有效;CPU是加法计数脉冲输入端;CPD是减法计数脉冲输入端;D0~D3是并行数据输入端;Q0~Q3是计数器状态输出端;CO是进位脉冲输出端;BO是借位脉冲输出端;多个74LS193级联时,只要把低位的CO端、BO端分别与高位的CPU、CPD连接起来,各个芯片的CR端连接在一起,LD端连接在一起,就可以了。2、二进制异步计数器3位二进制异步加法计数器状态图选用3个CP下降沿触发的J

6、K触发器,分别用FF0、FF1、FF2表示。输出方程:时钟方程:时序图FF0每输入一个时钟脉冲翻转一次,FF1在Q0由1变0时翻转,FF2在Q1由1变0时翻转。3个JK触发器都是在需要翻转时就有下降沿,不需要翻转时没有下降沿,所以3个触发器都应接成T'型。驱动方程:电路图3位二进制异步减法计数器状态图选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。输出方程:时钟方程:时序图FF0每输入一个时钟脉冲翻转一次,FF1在Q0由0变1时翻转,FF2在Q1由0变1时翻转。3个JK触发器都是在需要翻转时就有下降

7、沿,不需要翻转时没有下降沿,所以3个触发器都应接成T'型。驱动方程:电路图二进制异步计数器级间连接规律4位集成二进制异步加法计数器74LS197①CR=0时异步清零。②CR=1、CT/LD=0时异步置数。③CR=CT/LD=1时,异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来,则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端,则构成3位二进制即8进制计数器,FF0不工作。如果只将CP加在CP0端,CP1接0或1,则形成1位二进制即二进制计数器。7常用时序逻辑功能器件引言计数器:统计时

8、钟脉冲的个数寄存器:存储或传输二进制数据或信息7.1计数器计数脉冲触发方式同步计数器异步计数器计数制方式二进制计数器非二进制计数器计数过程中数值的增减分类加法计数器减法计数器可逆计数器7.1.1二进制计数器1.二进制异步计数器1)二进制异步加计数器Q2Q1Q001000101010101000101011011100

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。