微机原理与接口技术5——8086,8088工作原理.ppt

《微机原理与接口技术5——8086,8088工作原理.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、计算机科学与技术学院体系结构中心1第二章(2)8086/8088工作原理计算机科学与技术学院体系结构中心2内容提要8086/88CPU管脚定义8086/88CPU总线周期和操作时序8086/88CPU工作模式8086/88CPU存储器接口计算机科学与技术学院体系结构中心31.管脚定义计算机科学与技术学院体系结构中心48086/88管脚描述8086:16位微处理器，16位外部数据总线8088:16位微处理器，8位外部数据总线计算机科学与技术学院体系结构中心58086/88管脚功能AD15-AD0分时复用地址（ALE=1）/数据总线（ALE=0）A19/S6-A16/S320位地址线的

2、高4位或状态线S6-S3M/IO标识地址线用作存储器地址还是IO地址RD读信号，低电平有效WR写信号，低电平有效计算机科学与技术学院体系结构中心6分时复用的概念分时复用就是一个引脚在不同的时刻具有两个甚至多个作用最常见的总线复用是数据和地址引脚复用总线复用的目的是为了减少对外引脚个数8088/8086CPU的数据地址线采用了总线复用方法计算机科学与技术学院体系结构中心78086/88管脚功能（续）ALE地址锁存允许信号。高电平表示地址数据总线上传送的是地址DT/R数据发送/接收控制信号DEN数据允许信号INTR当为1且IF=1时，CPU准备进行中断服务。在当前指令执行完后INTA变为

3、低电平以响应中断。计算机科学与技术学院体系结构中心88086/88管脚功能（续）INTA中断响应信号NMI非屏蔽中断信号。上升沿有效CLK主时钟信号。8088的工作时钟为5MHz。VCC电源，+5VGND地线，0V计算机科学与技术学院体系结构中心98086/88管脚功能（续）MN/MX工作模式选择信号BHE总线高字节有效。在读或写操作期间，使能数据总线的高8位READY准备好信号。用于在CPU的总线周期中插入等待状态。该信号由存储器或I/O设备产生。RESET复位信号。高电平持续4个时钟周期以上才有效。计算机科学与技术学院体系结构中心108086/88管脚功能（续）TEST测试信号。

4、当CPU执行WAIT指令时，每5个CLK检测管脚，若为1，则等待；否则执行下一条指令。在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步HOLD总线请求信号HLDA总线请求响应信号RO/GT1和RO/GT0在大模式下，用于请求/证实DMA操作计算机科学与技术学院体系结构中心118086/88管脚功能（续）LOCK总线锁定信号。由指令前缀激活。QS1和QS0队列状态信号。用于标识内部指令队列的状态。计算机科学与技术学院体系结构中心128086/88管脚功能（续）S7，S6，S5，S4，S3，S2，S1，S0S7为1，S6为0S5等于IFS4和S3指示

5、在当前总线周期哪一段正在被存取计算机科学与技术学院体系结构中心138086/88管脚功能（续）S2、S1和S0指示当前总线周期的功能计算机科学与技术学院体系结构中心142.总线周期及时序计算机科学与技术学院体系结构中心15基本概念时序（Timing）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。总线周期是指CPU完成一次访问存储器（或I/O端口）的操作所需要的时间。对于8086/88CPU，基本总线周期包括4个时钟周期（T1~T4）。这个时钟周期也称为T状态。Ti是在两个总线周期之间插入的空闲时钟周期T1T2T3T4TiTiT1T2T3TwTwTwT4TiTi总线周期总线

6、周期若干个1~2个计算机科学与技术学院体系结构中心168086/88的总线周期存储器写总线周期存储器读总线周期I/O写总线周期I/O读总线周期中断响应周期总线请求及响应周期计算机科学与技术学院体系结构中心178086写总线周期计算机科学与技术学院体系结构中心188086读总线周期计算机科学与技术学院体系结构中心198086读操作时序主频：5Mhz计算机科学与技术学院体系结构中心208086时序（续）T1状态8086把地址放在地址/数据总线上ALE锁存地址，M/IO和DT/R指明存储器访问或I/O访问，确定数据传送方向。T2状态发出RD、WR和DEN信号T3状态在T3的前沿采样READ

7、Y信号，若为低电平，则在T3之后插入等待状态Tw（等价于T3）。计算机科学与技术学院体系结构中心218086时序（续）T4状态T4的前沿采样数据总线。然后，所有总线信号变为无效，为下一总线周期做好准备。计算机科学与技术学院体系结构中心22READY信号线的使用T3Tw8086在访问慢速存储器或I/O设备时需要在T3和T4之间插入一个或多个等待状态Tw。存储器或I/O设备是通过READY信号来控制是否要插入Tw状态。Sampledagain计算机科学与技术学