微机原理与接口技术(5-2).ppt

微机原理与接口技术(5-2).ppt

ID:49287772

大小:401.50 KB

页数:22页

时间:2020-02-03

微机原理与接口技术(5-2).ppt_第1页
微机原理与接口技术(5-2).ppt_第2页
微机原理与接口技术(5-2).ppt_第3页
微机原理与接口技术(5-2).ppt_第4页
微机原理与接口技术(5-2).ppt_第5页
资源描述:

《微机原理与接口技术(5-2).ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第五章存储器杭州电子科技大学自动化学院微机原理与接口技术9/19/2021§5-4CPU与存储器的连接CPU与存储器的连接时要考虑以下几个问题:⑴CPU总线的负载能力一般来说,CPU总线的直流负载能力可带一个TTL负载,目前存储器基本上是MOS电路,直流负载很小,主要负载是电容负载。因此在小型系统中,CPU可以直接和存储器芯片相连,在较大的系统中,必要时应加上数据缓冲器(例如74LS245)或总线驱动器来驱动存储器负载。CPU在取指令和读/写操作数时,有它自己固定的时序,应考虑选择何种存储器来与CPU时序相配合。若存储器芯片已经确定,应考虑如何实

2、现Tw周期的插入。⑵CPU的时序和存储器存取速度之间的配合22:162⑶存储器的地址分配和片选⑷控制信号的连接内存分为ROM区和RAM区,RAM又分为系统区和用户区,每个芯片的片内地址,由CPU的低位地址来选择。一个存储器系统有多片芯片组成,片选信号由CPU的高位地址译码后取得。应考虑采用何种译码方式,实现存储器的芯片选择。8086CPU交换信息时提供的控制信号:M/IO、RD、WR、ALE、READY、TEST、DT/R和DEN,这些信号与存储器要求的控制信号如何连接才能实现所需要的控制功能。22:163§5-4CPU与存储器的连接一、存储器的

3、地址选择存储器的寻址必须有两个部分:低位地址线连到所有存储器芯片,实现片内寻址;将高位地址线通过译码器或线性组合后输出作为芯片的片选信号,实现片间寻址。1.线性选择方式无论ROM或RAM芯片,芯片引脚都包括地址线、数据线、读/写控制线和片选CS线,只有片选信号CS有效时,才可能对该芯片进行操作。22:164D7~D0D7~D0A12~A0A12~A0A12~A0A12~A0D7~D0D7~D062641#62642#CSCSA13M/IO图5-17线性选择方式例5-1RAM芯片Intel6264容量为8K×8位,用2片静态RAM芯片6264,组成

4、16K×8位的存储器系统。地址选择的方式是将地址总线低13位(A12~A0)并行地与存储器芯片的地址线相连,而CS端与高位地址线相连。9/19/20215为区分两不同的芯片,用A13~A19中任一根地址线来控制,如图5-17所示,用A13来控制。A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0xxxx00000000000000001111111111111xxxx01000000000000001111111111111xxxx10000000000000001111111111111xxxx

5、11000000000000001111111111111可见,当A13=0时,选中1#芯片,在第一段中的地址范围为:00000~01FFFH,04000~05FFFH,08000H~09FFFH,0C000~0DFFFH。在整个存储空间内共有16×4=64个重叠区。22:166A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0xxxx00100000000000001111111111111xxxx01100000000000001111111111111xxxx1010000000000000

6、1111111111111xxxx11100000000000001111111111111可见,当A13=1时,选中2#芯片,在第一段中的地址范围为:02000~03FFFH,06000~07FFFH,0A000H~0BFFFH,0E000~0FFFFH。在整个存储空间内共有16×4=64个重叠区。采用线性控制方式时,不仅地址重叠,而且用不同的地址线作选片控制,它们的地址分配也是不同的。22:167线性选择特点:方式简单,节省译码电路,但地址分配重叠,且地址空间不连续,在存储容量较小且不要求扩充的系统中,线性选择法是一种简单经济的方法。2.全译

7、码选择方式全译码选择地址的方式是对全部地址总线进行译码,当有16根地址线时,可直接寻址64K字节单元。例5-2假设一个微机系统的RAM容量为4K字节,采用1K×8的RAM芯片,安排在64K空间的最低4K位置,A9~A0作为片内寻址,A15~A10译码后作为芯片寻址,如图5-18所示。22:168A9~A0D7~D0CSWEA9~A0D7~D0CSWEA9~A0D7~D0CSWEA9~A0D7~D0CSWE6:64译码器…...A15~A10M/IOD7~D0WRA9~A0A9~A0图5-18全译码地址选择方式9/19/20219第一组:地址范围为

8、0000~03FFH第二组:地址范围为0400~07FFH第三组:地址范围为0800~0BFFH第四组:地址范围为0C00~0FFFH全

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。