晶体技术及相关案例.ppt

晶体技术及相关案例.ppt

ID:51485845

大小:314.50 KB

页数:22页

时间:2020-03-24

晶体技术及相关案例.ppt_第1页
晶体技术及相关案例.ppt_第2页
晶体技术及相关案例.ppt_第3页
晶体技术及相关案例.ppt_第4页
晶体技术及相关案例.ppt_第5页
资源描述:

《晶体技术及相关案例.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、晶体技术目录晶体的基本知识晶体振荡器设计案例1-手机上的时间不准案例2-晶体不起振案例3-晶体不起振PCB设计注意事项晶体基本知识-感官认识压电效应如果在晶片的两极上加交变电压,晶片就会产生机械振动,同时晶片的机械振动又会产生交变电场。这种物理现象称为压电效应。在一般情况下,晶片机械振动的振幅和交变电场的振幅非常微小,但当外加交变电压的频率为某一特定值时,振幅明显加大,比其他频率下的振幅大得多,这种现象称为压电谐振。晶体基本知识-等效模型C0静态电容,与晶体尺寸大小相关L动态等效电感C动态等效电容,相对C0很小R动态等效电阻,表示谐振

2、器振动时因摩擦而产生的损耗晶体的阻抗可以表示为(假设R可以忽略)相关频率计算(1)当L、C、R支路串联谐振时,等效电路的阻抗最小,串联谐振频率为(2)当频率高于fs时,R、L、C支路呈感性,当与C0发生并联谐振时,其振荡频率为晶体振荡器设计反馈及选频网络放大网络放大网络:具有功率增益的放大网络,起振时工作在线性区,将噪声或输入信号进行放大,振荡建立后,工作在非线性区,稳定幅度。选频网络:对各个频点信号进行选择,将谐振点频率信号输出反馈网络:将通过选频网络的频率信号反馈到放大器输入端,形成一个闭环的正反馈系统。反馈式振荡电路起振条件在晶

3、体振荡电路中,反馈环节由阻容元件组成,必定F(s)<1,由闭环传递函数可知:+A(s)F(s)X(s)Y(s)开环增益:G(s)=A(s)*F(s)闭环增益:H(s)=Y(s)/X(s)=A(s)/1-A(s)*F(s)起振条件:

4、G(s)

5、>1Φ(A)+Φ(F)=2n平衡条件:

6、G(s)

7、=1Φ(A)+Φ(F)=2n必然满足增幅振荡条件,因此开环增益越大,越容易起振,但开环增益也不能太大,太大会产生寄生振荡。晶体负阻振荡器中,反相器的开环增益对电路的起振特性及稳定性起着关键的作用。设计时关注参数案例1某手机ATE测试,每天慢4秒钟关

8、键参数负载电容CL的计算晶体工作时频率:据此,我们可以通过改变负载电容CL的取值来调整频率的输出关键参数负载电容CL的计算一般情况下:CL=C1,C2一般容值相等案例2-晶体不起振某单板,上电后单板不起动,串口无打印晶体不起振影响起振的因素-负阻0UIQBv1v2I1I2负阻特性就是器件的交流电阻为负值在器件呈现负阻特性的区域,该器件不但不消耗能量,而且能够产生能量,晶体振荡电路中,由于晶体等效电阻的存在,需要消耗能量,我们利用放大器的负阻特性给晶体持续提供能量。晶体能够起振:

9、-R

10、>(5~10)Rs负阻如何测量负阻的测量通常在晶体

11、和负载电容之间串入一个可变电阻,增大可变电阻阻值,晶体刚刚停振RcR0

12、-R

13、=Rc+Rs反向器的负阻特性主要由反馈电阻Rf,串联电阻R0,电源电压Vcc,负载电容CL四个因素影响实际测试,在前面电路的参数设置下负阻210K,ESR70K,不满足5~10倍反馈电阻Rf频点2.048MHZ12MHZ24MHZESR(ohm)80108.5Rf=470K

14、-R

15、=17K

16、-R

17、=1.35K

18、-R

19、=330ohmRf=1Mohm

20、-R

21、=22K

22、-R

23、=1.36K

24、-R

25、=390ohmRf=10Mohm

26、-R

27、=30K

28、-R

29、=1.5K

30、-

31、R

32、=400ohm从数据可见,Rf越小,反相器的

33、-R

34、越小,越不利于起振;但Rf越大,微小的电流就会在反相器两端形成较大压差Rf一般选择1M~10Mohm前面案例Rf已经10Mohm,不能再增大了R0对负阻的影响从经验数据看,15MHZ以下,R0越大,-R越小前面案例R0已经0ohm,不能再调整了负载电容的影响从图中可见,CL越小,负阻越大解决方案RFCL1=CL2频率稳定度-RESR70K10M15PF10.7PPM210K10M9PF42.7PPM360K10M8PF51.9PPM360K10M5PF78.7PPM680KPCB

35、注意事项1、晶体要靠近CPU芯片,OSCIN/OSCOUT走线要短,减少寄生电容2、OSCIN/OSCOUT和其他信号走线要远一些,避免受到干扰3、晶体下面不要走其他信号线和打过孔4、最好用地线将OSCIN/OSCOUT包起来5、晶体和负载电容最好同层晶体下层一般是GND,这块板由于布线资源受限,晶体下层走了很多线,导致信号受到干扰谢谢大家

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。