基于VHDL的乐曲演奏设计与实现.pdf

《基于VHDL的乐曲演奏设计与实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、·32·丁业仪表与自动化装置2011年第2期基于VHDL的乐曲演奏设计与实现崔秫(安徽工程大学电气工程学院，安徽芜湖241000)摘要：介绍了以Maxplus1I软件平台为基础，基于VHDL语言的输入法，将l8个基本音符进行编码。实现了乐曲演奏器。并通过对系统进行编译、仿真，下载到FLEX1OK系列EPF1OK10LC84—4器件进行验证，结果表明该设计能很好地实现乐曲的自动演奏、暂停及恢复功能。关键词：乐曲演奏；VHDL；MaxPlus1I中图分类号：TP302文献标志码：A文章编号：1000—0682(2011)02—0032—03Designandimplementationofth

2、emusicperformancebasedonVHDLCU1Yi(AnhuiPolytechnicUniversity，AnhuiWuhu241000，China)Abstract：IntroducedtoMaxplusIIsoftwareplatform．BasedonVHDLlanguageinputmethod，en—codingthe18basicnotesintofivebinarycodeandrealizedthemusicplayingautomatically．Compiledbythesystem．simulation．anddownloadedtoFLEX1OKse

3、riesEPF10KIOLC84—4devicestoverify．Theresultsshowthatthisdesigncanbegoodforautomaticmusicplay，pauseandresumefunction．Keywords：musicperformance；VHDL；MaxPlus110引言传统的硬件电路设计方法是自底而上的设计方式，先将众多底层的模块设计出来，然后按照顶层系统要求将这些底层模块组合起来。这种设计方法的缺点是只能在整个系统建立起来后，才能进行功能的验证，一旦出错需重新设计各个模块，效率低，设计成本高，周期长。VHDL(Very-High—Speed

4、IntegratedCircuitHardwareDescriptionLanguage)是一种全方位硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次。它具有强大的行为描述能力，可以用简洁明确的源代码来描述复杂的逻辑控制。设计者可以利用VHDL程序，采用“自顶而下”的方图1设计流程图法设计系统，把系统划分为若干个基本模块，每个模块再划分为下一层次基本模块，以此不断往下划分，2系统结构直到基本模块可以利用EDA库中的基本元件来实现系统分为音阶模块、计数器模块。其中音阶选为止。VHDL设计流程如图1所示。择模块控制音阶发生部分，能连续地演奏出一段乐曲；计数器采用可预置计数器，主

5、要实现的是连续演奏和暂停功能。2．1音阶模块收稿日期：2010—09—25音阶产生部分由分频器和选择器组成。分频器基金项目：安徽省级自然科学重点项目资助(KJ2008A101)作者简介：崔袜(1965)，女，云南个旧人，实验师，本科，主要从产生音阶信号，由于音阶信号频率只有几百赫兹至事检测与自动化装置研究。上千赫兹，而系统的主频选用12MHz，那么分频器2011午第2期工业仪表与自动化装置·33·的分频系数必然很大。根据各音阶信号的频率特点clk—out：outstd—logic)；会发现：音阶每降低或升高八度，其频率会降为原来endcomponentclk955div；一—的一半或升为原

6、来的一倍。根据这个特点，把各音signalclk—div—templ：std—logic；阶用小分频电路级联构成，即只需先构成8种分频beginul：clk系数的计数器作为第二、三级，将480分频作为第一_480divportmap(clk，clk—div—temp1)；u2：elk95级，那么只需将第一级每二分频一次，音阶就会降低一—5divportmap(clk—div—tempI，C)；八度，所以就可以产生各音阶信号的频率。具体级endrtl；architecturertlofclk95联情况见表1。一—5divis／95．5分表1分频器级联具体情况频电路顶层程序componentc

7、lkdiv／5分频port(elk：instd—logic；clkout：outstd——logic)；endcomponentcJk_5div；componentclk955div——————／9．55分频port(clk：instd—logic；clkout：outstd——logic)；endcomponentclk955div；一——componentclk2div／2分频port(clk：instd—logic