《数字逻辑设计及应用》试题.doc

《《数字逻辑设计及应用》试题.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子科技大学中山学院考试试卷课程名称:数字逻辑设计及应用试卷类型：B卷2009—2010学年度第一学期考试方式：闭卷拟题人：石建国日期：2009.12.16审题人：日期：系别：电子工程系班级：学号：姓名：题号一二三四五六七八九十总分得分装订线内禁止答题一、填空题：（每空2分，共24分）1、十进制数99的8421BCD码为_____________B。2、Gray（格雷）码的特点是_____________________________________。3、多个OD门输出端并联后，可实现_________逻辑功能。4、n变量全体最小项之和为___________

2、__。5、。6、两个变量的异或和同或之间的关系为________________。7、74HC138译码器三个使能端只要有一个无效，则所有输出均为______电平。8、以高电平和低电平分别对应逻辑1和逻辑0，这种表示方法称为_____逻辑。9、E2PROM的特点是______________________________。10、JK触发器的J、K输入端均为高电平时，_________。11、n位环形计数器包含______个有效状态。12、用触发器实现一百进制计数器，所需触发器的数量最少为_______个。二、逻辑函数化简：（每小题6分，共12分）1、2、三、针

3、对以下逻辑电路，写出其输出端函数表达式并列出函数真值表：（12分）四、试用74HC138译码器实现一个2选1数据选择器，该数据选择器两个数据输入端和一个选择控制端分别为A、B、S，当S=0时，输出Y=A，S=1时，输出Y=B。（12分）五、有一下降沿触发的边沿JK触发器，其时钟CLK及输入J、K的信号波形如下图所示，试画出其及端的输出波形（假定触发器初始状态为0）。（12分）六、试用两片74160（十进制加法计数器）设计一个六十进制计数器。（14分）CPRDLDEPET工作状态×0×××置零↑10××预置数×1101保持×11×0保持（但C=0）↑1111计数提

4、示：74160引脚图及功能表如下：七、由D触发器组成的时序电路如下图所示，试求出其状态图并指出其逻辑功能。（14分）