欢迎来到天天文库
浏览记录
ID:51185192
大小:139.50 KB
页数:5页
时间:2020-03-20
《集成电路中金属硅化物的发展与演变.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库。
1、集成电路中金属硅化物的发展与演变作者:方志军,汤继跃,许志,应用材料(中国)公司 2008-09-02 点击:296 金属硅化物在VLSI/ULSI器件技术中起着非常重要的作用,被广泛应用于源漏极和硅栅极与金属之间的接触。其中自对准硅化物(self-alignedsilicide)工艺已经成为近期的超高速CMOS逻辑大规模集成电路的关键制造工艺之一。它给高性能逻辑器件的制造提供了诸多好处。该工艺减小了源/漏电极和栅电极的薄膜电阻,降低了接触电阻,并缩短了与栅相关的RC延迟。另外,它采用自对准工艺,无须增加光刻和
2、刻蚀步骤,因此允许通过增加电路封装密度来提高器件集成度。 现在,金属硅化物的制备通常采用快速热处理工艺。快速热退火已经被证明在减少硅化物形成中的总热预算方面优于传统的加热炉技术。 钛硅化物TiSi2 钛硅化物TiSi2因具有工艺简单、高温稳定性好等优点,被最早广泛应用于0.25微米以上MOS技术。其工艺是首先采用诸如物理溅射等方法将Ti金属沉积在晶片上,然后经过稍低温度的第一次退火(600~700℃),得到高阻的中间相C49,然后再经过温度稍高的第二次退火(800~900℃)使C49相转变成最终需要的低阻C54相。
3、 对于钛硅化物而言,最大的挑战在TiSi2的线宽效应。即TiSi2电阻会随着线宽或接触面积的减小而增加。原因是当线宽变得过窄时,从C49相到C54相的相变过程会由原先的二维模式转变成一维模式,这使得相变的温度和时间将大大增加。而过高的退火温度会使主要的扩散元素Si扩散加剧而造成漏电甚至短路的问题。因此随着MOS尺寸的不断变小,会出现TiSi2相变不充分而使接触电阻增加的现象(图1)。 钴硅化物CoSi2 钴硅化物作为钛硅化物的替代品最先被应用于从0.18微米到90纳米技术节点,其主要原因在于它在该尺寸条件下没有出现线
4、宽效应。另外,钴硅化物形成过程中的退火温度相比于钛硅化物有所降低,有利于工艺热预算的降低。同时由于桥通(bridge)造成的漏电和短路也得到改善。 虽然在90纳米及其以上尺寸,从高阻的CoSi到低阻的CoSi2的成核过程还十分迅速,在CoSi2相变过程中没有出现线宽效应。但当技术向前推进到45纳米以下时,这种相变成核过程会受到极大的限制,因此线宽效应将会出现。另外,随着有源区掺杂深度不断变浅,钴硅化物形成过程中对表面高掺杂硅的过度消耗也变得不能满足先进制程的要求。MOS进入45纳米以后,由于短沟道效应(shortcha
5、nneleffect)的影响对硅化物过程中热预算提出了更高的要求。CoSi2的第二次退火温度通常还在700℃以上,因此必须寻找更具热预算优势的替代品。 镍硅化物NiSi 对于45纳米及其以下技术节点的半导体制程,镍硅化物(NiSi)正成为接触应用上的选择材料[1,2]。相对于之前的钛钴硅化物而言,镍硅化物具有一系列独特的优势。 镍硅化物仍然沿用之前硅化物类似的两步退火工艺,但是退火温度有了明显降低(<600℃),这样就大大减少对器件已形成的超浅结的破坏。从扩散动力学的角度来说,较短的退火时间可以有效地抑制离子扩散。
6、因此,尖峰退火(spikeanneal)越来越被用于镍硅化物的第一次退火过程。该退火只有升降温过程而没有保温过程,因此能大大限制已掺杂离子在硅化物形成过程中的扩散。图2给出了应用材料公司的Radianceplus反应腔在镍硅化物第一次退火时尖峰退火的温度曲线。 图3是钴硅化物和镍硅化物的电阻随着不同线宽的变化情况。从图中可以看出,线宽在40纳米以下钴硅化物的电阻明显升高,而镍硅化物即使在30纳米以下都没有出现线宽效应。 另外,镍硅化物的形成过程对源/漏硅的消耗较少,而靠近表面的硅刚好是掺杂浓度最大的区域,因而对于降低
7、整体的接触电阻十分有利。镍硅化物的反应过程是通过镍原子的扩散完成,因此不会有源漏和栅极之间的短路。同时镍硅化物形成时产生的应力最小。表1中总结了镍硅化物各项性能的优缺点对比。 虽然镍硅化物对比之前的硅化物具有很多优点,但是它对制程的控制和整合也提出了更高的要求。镍硅化物随着温度的升高具有不同的化学组成。低温时首先形成的是高阻Ni2Si,随着温度的升高,低阻的NiSi开始出现。NiSi相在高温下不稳定,在高于700℃左右时会因为团聚和相变而生成高阻的NiSi2相(如图4),因此对随后的后端工艺中各个步骤的最高温度产生了限
8、制。在Ni中掺入少量Pt能提高NiSi的高温稳定性。 镍硅化物整合的另一个挑战是接触面漏电流的增大,其原因是镍硅化物与硅之间的存在缺陷或界面过于粗糙。因此对于Ni金属镀膜之前晶片表面的清洁状况及缺陷控制的要求十分严格。如果表面清洁状况不理想,很容易形成诸如针状等缺陷,从而造成器件漏电。另外,界面形貌的控制对漏电流也
此文档下载收益归作者所有