集成电路制造技术：(12)(13)(14)工艺集成与封装测试.ppt

《集成电路制造技术：(12)(13)(14)工艺集成与封装测试.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、微电子工艺(5)----工艺集成与封装测试第五单元工艺集成与封装测试第12章工艺集成第13章工艺监控第14章封装与测试2第五单元工艺集成与封装测试第12章工艺集成12.1金属化与多层互连12.2CMOS集成电路工艺12.3双极型集成电路工艺3第五单元工艺集成与封装测试12.1金属化与多层互连金属及金属性材料在芯片上的应用被称为金属化，形成的整个金属及金属性材料结构称金属化系统。金属化材料可分为三类：互连材料；接触材料；MOSFET栅电极材料。4第五单元工艺集成与封装测试12.1金属化与多层互连互连材料指将同一芯片内的各个独立的元器件连接成为具有一定功能的电路模块；接触材料是指直接

2、与半导体材料接触的材料，以及提供与外部相连的连接点；MOSFET栅电极材料是作为MOSFET器件的一个组成部分，对器件的性能起着重要作用。5第五单元工艺集成与封装测试12.1.1欧姆接触欧姆接触指金属与半导体的接触电阻值远小于半导体本身电阻。金/半接触的电流密度：肖特基势垒高度：接触电阻：低掺杂接触电阻：高掺杂接触电阻：6第五单元工艺集成与封装测试12.1.2布线技术集成电路对互连布线有以下要求：①布线材料有低的电阻率和良好的稳定性；②布线应具有强的抗电迁移能力；③布线材料可被精细刻蚀，并具有抗环境侵蚀的能力；④布线材料易于淀积成膜，粘附性要好，台阶覆盖要好，并有良好的可焊性。7

3、第五单元工艺集成与封装测试1、电迁移现象在大电流密度作用下金属化引线的质量输运现象。质量输运沿电子流方向，结果在一方形成空洞，另一方形成小丘。中值失效时间MTF指50%互连线失效的时间：8第五单元工艺集成与封装测试2、稳定性金属与半导体之间的任何反应，都会对器件性能带来影响。如硅在铝中具有一定的固溶度，若芯片局部形成“热点”，硅会溶解进入铝层中，致使硅片表面产生蚀坑，进而出现尖楔现象，造成浅结穿通。克服这种影响的主要方法是选择与半导体接触稳定的金属类材料作为阻挡层或在金属铝中加入少量半导体硅元素，使其含量达到或接近固溶度，这就避免了硅溶解进入铝层。9第五单元工艺集成与封装测试3、

4、金属布线的工艺特性附着性要好，指所淀积的金属薄膜与衬底硅片表面的氧化层等应具有良好的附着性。台阶覆盖性好，是指如果衬底硅片表面存在台阶，在淀积金属薄膜时会在台阶的阴面和阳面间产生很大的淀积速率差，甚至在阴面角落根本无法得到金属的淀积。这样会造成金属布线在台阶处开路或无法通过较大的电流。10第五单元工艺集成与封装测试4、合金工艺金属膜经过图形加工以后，形成了互连线。但是，还必须对金属互连线进行热处理，使金属牢固地附着于衬底硅片表面，并且在接触窗口与硅形成良好的欧姆接触。这一热处理过程称为合金工艺。合金工艺有两个作用：其一增强金属对氧化层的还原作用，从而提高附着力；其二是利用半导体元

5、素在金属中存在一定的固溶度。11第五单元工艺集成与封装测试12.1.3多层互连多层互连，一方面可以使单位芯片面积上可用的互连布线面积成倍增加，允许可有更多的互连线；另一方面使用多层互连系统能降低因互连线过长导致的延迟时间的过长。因此，多层互连技术成为集成电路发展的必然。多层互连系统主要由金属导电层和绝缘介质层组成。因此可从金属导电层和绝缘介质层的材料特性，工艺特性，以及互连延迟时间等多个方面来分析ULSI对多层互连系统的要求。12第五单元工艺集成与封装测试12.1.3多层互连否是完成器件结构硅片CVD介质薄膜平坦化光刻接触孔和通孔PECVD钝化层是否最后一层金属化测试封装13第五

6、单元工艺集成与封装测试12.1.4铜多层互连系统工艺流程14第五单元工艺集成与封装测试12.1.4铜多层互连系统工艺流程15第五单元工艺集成与封装测试12.2CMOS集成电路工艺16第五单元工艺集成与封装测试12.2.1隔离工艺在CMOS电路的一个反相器中，p沟和n沟MOSFET的源漏，都是由同种导电类型的半导体材料构成，并和衬底（阱）的导电类型不同，因此，MOSEET本身就是被pn结所隔离，即是自隔离。只要维持源/衬底pn结和漏/衬底pn结的反偏，MOSFET便能维持自隔离。而在pMOS和nMOS元件之间和反相器之间的隔离通常是采用介质隔离。CMOS电路的介质隔离工艺主要是局部

7、场氧化工艺和浅槽隔离工艺。17第五单元工艺集成与封装测试12.2.1隔离工艺1、局部场氧化工艺18第五单元工艺集成与封装测试12.2.1隔离工艺2、浅槽隔离工艺19第五单元工艺集成与封装测试12.2.2阱工艺结构20第五单元工艺集成与封装测试12.2.3薄栅氧化技术栅氧化层是MOS器件的核心。随着器件尺寸的不断缩小，栅氧化层的厚度也要求按比例减薄，以加强栅控能力，抑制短沟道效应，提高器件的驱动能力和可靠性等。但随着栅氧化层厚度的不断减薄，会遇到一系列问题，如：栅的漏电流会呈指数规