半导体集成电路设计复习大纲.doc

《半导体集成电路设计复习大纲.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、复习大纲1-4章：1、双极集成电路工艺的隔离方法；2、隐埋层杂质的选择原则；3、外延层厚度包括哪几个部分，公式里的四项分别指什么？4、双极集成电路工艺中的七次光刻和四次扩散分别指什么？5、双极集成电路工艺中的双极晶体管的四层三结结构6、集成和分立的双极型晶体管结构上有何区别？7、基区扩散电阻的修正方式；8、扩散电阻最小条宽的确定原则；基区扩散电阻最小宽度受限的因素及其最小宽度？9、Al的方块电阻是0.05Ω/□，多晶硅的方块电阻是30Ω/□。线宽是8μm，长度是10μm，试计算上述两种材料构成的电阻

2、阻值10、SBD与普通二极管的相比，有哪些特点？11、集成电阻器和电容器的优缺点；12、集成NPN晶体管中的寄生电容13、横向PNP管的特点；14、横向PNP管的直流电流放大倍数小的原因；P31-3415、减小NPN晶体管中的集电极串联电阻rCS的方法；16、衬底PNP的特点；17、集成二极管中最常用的是哪两种，具体什么特点？18、SCT的工作特点？19、MOS集成电路工艺中提高场开启电压的方法？P4620、沟道长度调制效应21、器件的亚阈值特性22、四管单元→五管单元→六管单元是演变的？23、六管

3、单元TTL与非门电路与五管单元相比，有哪些优点？若将它改造成STTL电路，哪些晶体管要加肖特基势垒二极管？7-10章、12、13、17章：1.CMOS静态反相器的主要类型？2.CMOS反相器设计采用两种准则：对称波形设计准则；准对称波形准则。3.自举反相器电路，自举反相器的工作原理4.饱和E/E自举反相器的输出高电平比电源电压低一个开启电压；耗尽负载反相器，负载管为耗尽型MOSFET，其栅源短接。5.有比反相器和无比反相器6.在CMOS电路中，负载电容CL的充电和放电时间限制了门的开关速度。分析CM

4、OS反相器中负载电容CL7.什么是导电因子，其值是多少？8.CMOS反相器三个工作区之间的关系9.CMOS反相器的上升和下降时间，如何使其基本相等？10.CMOS反相器功耗的组成？CMOS反相器的动态功耗为：输出端负载电容充放电功耗；消耗的平均功率跟电路中的电容充放电所需能量成正比，和开关频率成正比，和电源电压的平方成正比5.噪声容限是指与输入输出特性密切相关的参数.通常用低噪声容限和高噪声容限来确定6.器件尺寸可以减小寄生电容和沟道长度，从而改善电路的性能和集成度。MOS器件尺寸缩小后，会引入一系

5、列的端沟道和窄沟道效应。MOS器件“按比例缩小”的理论是建立在器件中的电场迁都和形状在器件尺寸缩小后保持不变的基础之上，称为恒定电厂理论，简称CE理论。7.考虑一个电阻负载反相器电路：VDD=5V，KN=20uA/V2，VT0=0.8V，RL=200KΩ，W/L=2。计算VTC曲线上的临界电压值（VOL、VOH、VIL、VIH）及电路的噪声容限，并评价该直流反相器的设计质量。解：K’N=KN(W/L)=40uA/V2∴K’NRL=8V-1Vin

6、OL=VDD-VT0+1/KNRL-=0.147VVIL=VT0+1/KNRL=0.925VVIH=VT0+-1/KNRL=1.97V∴VNML=VIL-VOL=0.78VVNMH=VOH-VIH=3.03VVNML过小，会导致识别输入信号时发生错误。为得到较好的抗噪声性能，较低的信号噪声容限应至少为VDD的1/4，即VDD=5V时取1.25V。8.NMOS或非门、与非门电路结构9.VDD=5V，KN=30uA/V2，VT0=1V，设计一个VOL=0.2V的电阻负载反相器电路，并确定满足VOL条件时

7、的负载电阻RL的阻值。W/L=210.设计一个VOL=0.6V的电阻负载反相器，增强型驱动晶体管VT0=1V，VDD=5V；1）求VIL和VIH2）求噪声容限VNML和VNMH11.NMOS组合逻辑电路的结构12.CMOS逻辑门电路结构13.画出F=的CMOS组合逻辑门电路。AABBDDCCVDDF5.第160页表8.16.动态门电路解决电荷再分配的方法7.动态CMOS逻辑与钟控CMOS逻辑的异同、优缺点？都有求值阶段、保持阶段动态CMOS逻辑的电荷再分配问题，钟控CMOS逻辑不存在这一问题8.MO

8、S管的串联和并联的上升和下降时间9.传输门电路主要类型10.RS触发器工作原理11.课后习题8.4和8.512.多路开关的逻辑功能及其表达式13.存储器的单元阵列14.存储器的分类及组成15.掩膜编程ROM工作原理16.现成可编程ROM分类及其结构17.各类MOS单级放大电路的特点18.精密匹配电流镜能达到精密匹配是由于采用以下几个措施：①增加了T3射随器缓冲，改善了IB引入的电流传输差；②利用R1=R2的负反馈，减小ΔVBE引入的电流差；③为抵消IB3的影响，在T2