计算机组成原理课件 第2章 计算机硬件基础-.ppt

计算机组成原理课件 第2章 计算机硬件基础-.ppt

ID:50671731

大小:667.51 KB

页数:23页

时间:2020-03-14

计算机组成原理课件 第2章 计算机硬件基础-.ppt_第1页
计算机组成原理课件 第2章 计算机硬件基础-.ppt_第2页
计算机组成原理课件 第2章 计算机硬件基础-.ppt_第3页
计算机组成原理课件 第2章 计算机硬件基础-.ppt_第4页
计算机组成原理课件 第2章 计算机硬件基础-.ppt_第5页
资源描述:

《计算机组成原理课件 第2章 计算机硬件基础-.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2章计算机硬件基础2.1数字逻辑电路基础2.2组合逻辑电路及部件2.3时序逻辑电路及部件本章小结作业7/21/202112.3时序逻辑电路及部件基本概念一、触发器二、寄存器三、移位寄存器四、计数器7/21/20212时序逻辑电路基本概念时序逻辑电路的输出不仅与当时的输入状态有关,而且还与电路在此以前的输入/输出状态有关,因此时序电路内必须要有能存储信息的记忆元件——触发器。触发器是构成时序电路的基础,它可以储存一位二进制信息。时钟(clock)信号:决定了时序逻辑电路的状态改变发生在什么时刻。时钟信号是不受其它任何输入信号

2、或电路状态的影响,一般为周期性信号。时钟周期:指时钟信号某一上升沿(或下降沿)到下一上升沿(或下降沿)的时间,即时钟周期等于时钟频率的倒数。7/21/20213一、触发器1、电平触发方式的触发器2、边沿触发方式的触发器7/21/202141、电平触发方式的触发器C:时钟信号D:数据输入信号Q:输出信号,代表触发器的状态,即储存了0/1Q#:反相输出信号7/21/202151、电平触发方式的触发器特点:触发器只在时钟信号C为触发约定电平高电平(或低电平)时,才接收输入数据D(至Q端),否则,触发器状态保持不变。在时钟信号C为触

3、发约定电平时,输出Q端的状态随着输入端D的变化而变化;电平触发方式触发器又称为D锁存器,主要用作存储器的地址锁存器,以使CPU发出的地址在整个存储器读或写周期保持稳定不变。7/21/202162、边沿触发方式的触发器CP:时钟信号D:数据输入RD#:异步清零端,任何时间该信号为0,则Q端必清零SD#:异步置位端,任何时间该信号为0,则Q端必置1Q:输出信号,代表触发器的状态;Q#:反相输出信号7/21/202172、边沿触发方式的触发器特点:触发器只在时钟脉冲CP的约定边沿(上升沿或下降沿)来到时,才接收输入数据D(至Q端)

4、,否则,触发器状态保持不变。在时钟信号C为高电平或者低电平时,输出Q端的状态不会随着输入端D的变化而变化;常用的正边沿触发器之一就是D触发器,由于它在CP上升沿以外时间出现在D端的数据变化和干扰信号不会被接收,因此具有很强的抗干扰能力而得到广泛应用。它一般可用来组成寄存器、计数器和移位寄存器等。7/21/20218二、寄存器功能:存储二进制信息。组成:由一组触发器组成,所有触发器采用同一个时钟信号或其他控制信号,以便进行统一的打入或其他控制操作。由n位触发器构成的寄存器称为n位寄存器,它可以存储n位二进制信息。7/21/20

5、219带清零端的4位寄存器工作原理:当时钟脉冲CP到来时,寄存器的输入数据(D3~D0)同时打入寄存器,即输入→存放→输出到寄存器的输出端(Q3~Q0)。CLR#:寄存器清零信号,为低电平时,寄存器的输出端清为零。7/21/202110带清零端的8D触发器74LS273芯片MR#:清零信号,当为低电平时,无论输入D是什么,输出Q均为0。CP:寄存器打入脉冲信号,当CP来一上升沿,则将输入端D数据打到输出端Q,并在下一上升沿来到之前,Q端保持不变。7/21/202111三、移位寄存器功能:对数据进行移位。组成:由多个触发器组成

6、,一个触发器的输出接到另一个触发器的输入,当公共时钟信号CP上升沿时,所有触发器的输出均写入相邻的下一个触发器中,从而实现移位。通常,移位寄存器同时具备置数、左移、右移等功能。7/21/202112三、移位寄存器简单的移位寄存器:7/21/202113三、移位寄存器74LS299移位寄存器芯片:7/21/202114三、移位寄存器74LS299信号:S1S0:功能选择MR#:清零OE1OE2:输出使能,内部触发器的输出Q送到外部数据线I/OI/O0~I/O7:数据线,当“并行置数”时,为输入信号线,其他功能下,均为输出信号线

7、(即为触发器的输出Q)。DS0:右移时,将其移入最高位Q0。Q7:右移时,最低位从Q7移出。DS7:左移时,将其移入最低位Q7。Q0:左移时,最高位从Q0移出。7/21/202115四、计数器功能:对某个信号计数。通常将该信号作为计数器的时钟信号;每来一个时钟信号,计数器就加1(或者减1)。分类:按时钟作用方式来分:同步计数器:各触发器使用同一时钟信,结构较为复杂,速度快异步计数器:高位触发器的时钟信号是由低一位触发器的输出来提供的,又称为行波进位计数器,结构简单,速度慢。7/21/202116四、计数器按功能分:加法计数器

8、:+1计数减法计数器:-1计数可逆计数器:即可+1计数又可-1计数按进位制分:二进制计数器:低位触发器逢2进1。十进制计数器:采用BCD码计数。在计算机中使用的大多是同步二进制计数器,用来作为程序计数器PC。7/21/20211774LS1614位二进制计数器特性:4位二进制、同步、带进位

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。