数字电子技术第四章 组合逻辑电路.ppt

《数字电子技术第四章 组合逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第四章组合逻辑电路本章教学内容组合逻辑电路的分析方法常用组合逻辑电路组合逻辑电路的设计组合逻辑电路的竞争－冒险24.1概述什么是组合逻辑电路？任意时刻电路的输出状态，仅仅取决于该时刻电路各输入端的状态，而与电路以前各时刻的输入状态无关，这样的数字逻辑系统就称为组合逻辑电路，简称组合电路。组合逻辑电路中不包含存储记忆单元，输出、输入之间没有反馈延迟通路。组合电路由基本门电路组合而成，一个实际的组合逻辑电路，往往是具有多个输入端和多路输出。34.1概述组合逻辑电路的描述向量形式常用的组合逻辑模块有加法器、编码器、译码器、数据选择器、数值比较器

2、和奇偶校验电路以及算术运算电路等44.2组合逻辑电路的分析方法4.2.1组合逻辑电路的一般分析方法组合逻辑电路中，关注两个问题：第一个是对于给定的组合电路，确定其逻辑功能，即组合电路的分析；第二个是对于给定的逻辑功能要求，在电路上如何实现它，即组合电路的设计。54.2组合逻辑电路的分析方法4.2.1组合逻辑电路的一般分析方法基本步骤：根据给定的逻辑电路图，写出各输出端的逻辑表达式；对各逻辑表达式进行化简与变换；根据逻辑表达式，列出真值表；根据真值表，进行逻辑功能的评述。64.2组合逻辑电路的分析方法4.2.2组合逻辑电路分析举例组合电路实

3、现了异或逻辑功能74.2组合逻辑电路的分析方法4.2.2组合逻辑电路分析举例84.2组合逻辑电路的分析方法4.2.2组合逻辑电路分析举例不一致电路94.3常用组合逻辑电路4.3.1加法器半加器与全加器半加：仅考虑两个一位二进制数相加，称为半加。Ai、Bi表示两个一位的二进制数Si表示相加后的和数Ci表示相加后的进位104.3常用组合逻辑电路4.3.1加法器半加器与全加器半加：仅考虑两个一位二进制数相加，称为半加。114.3常用组合逻辑电路4.3.1加法器半加器与全加器全加：在考虑两个一位二进数相加时，同时考虑来自于低位向前进位的一位二进制

4、数加法就称为全加Ai、Bi表示两个一位的二进制数Si表示相加后的和数Ci-1表示来自低位的进位Ci表示相加后的进位124.3常用组合逻辑电路4.3.1加法器半加器与全加器全加：在考虑两个一位二进数相加时，同时考虑来自于低位向前进位的一位二进制数加法就称为全加134.3常用组合逻辑电路4.3.1加法器半加器与全加器全加：全加器真值表输入输出AiBiCi-1SiCi0000000110010100110110010101011100111111144.3常用组合逻辑电路4.3.1加法器多位数加法电路（以四位二进制加法为例）串行进位加法器优点：

5、结构简单清晰缺点：运算速度相对较慢154.3常用组合逻辑电路4.3.1加法器多位数加法电路（以四位二进制加法为例）超前进位加法器优点：运算速度快缺点：结构复杂“超前进位”，是指进位信号由加数和被加数直接产生，每位相加的结果不需要等待低位的向前进位，从而消除了传送低位进位信息所需的时间164.3常用组合逻辑电路4.3.2编码器能将指定信息变换为特定的二进制代码的电路称为编码器普通编码器低电平有效的待编码输入信号Y2、Y1、Y0高电平有效的待编码输出信号2n个编码输入，需要n位二进制代码输出普通编码器每次只允许有一个输入编码信号有效174.3

6、常用组合逻辑电路4.3.2编码器普通编码器0101010100110011101111111101111101111111111011111111011100001111111111101111110111111011输入输出8线/3线器的真值表没有列出无关项184.3常用组合逻辑电路4.3.2编码器优先编码器在优先编码器电路中，允许同时输入两个以上的编码信号。在设计优先编码器时，已将所有的输入信号按优先顺序排好队。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。以8线-3线优先编码器74LS148为例分析。194.3常用组合

7、逻辑电路4.3.2编码器优先编码器输入信号输出信号输入选通端低电平，电路正常编码高电平，电路输出锁在高电平204.3常用组合逻辑电路4.3.2编码器优先编码器选通输出端选通输出端和扩展端用于扩展编码输出低电平，表示“电路工作，但无编码输入”扩展端输出低电平，表示“电路工作，且有编码输入”21优先级最高优先级最低224.3常用组合逻辑电路4.3.2编码器编码器的功能扩展234.3常用组合逻辑电路4.3.2编码器二－十编码器74LS147是二－十优先编码器，有十个输入端输出为四位BCD码，优先级最高优先级最低244.3常用组合逻辑电路4.3.

8、3译码器二进制译码器译码是编码的逆进程，译码器的功能是将二进制代码所代表的特定对象还原出来的组合逻辑电路。根据译码对象的不同，可以分成二进制译码器（变量译码器）和二—十进制译码器（码制变换译码