电工电子技术基本教程 教学课件 作者 付扬 第7章-触发器与时序逻辑电路.ppt

《电工电子技术基本教程 教学课件 作者 付扬 第7章-触发器与时序逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第7章触发器与时序逻辑电路触发器寄存器与计数器常用中规模集成计数器的应用555定时器特点：电路在某个时间的输出值（状态）仅仅决定于同一时间的各输入值（状态）。组合逻辑电路数字电路时序逻辑电路特点：电路在某个时间的输出值（状态）不仅决定于当时的各输入值（状态），而且还和电路以前的状态有关。当输入信号消失后，电路状态仍维持不变，具有存贮记忆功能。门组成触发器组成能够存储1位二值信号的基本单元电路称为触发器。按照触发器的稳定工作状态，可分为双稳态触发器、单稳态触发器、无稳态触发器（也称为多谐振荡器）等。双稳态触发器具有两个基

2、本特点：第一：具有两个能自行保持的稳定状态（称为1状态和0状态）；第二，根据不同的输入信号（又称为触发信号）可以从其他状态置成1状态或0状态。7.1触发器电路结构7.1.1基本RS触发器规定：即以Q端的状态作为触发器的状态。Q=1，为整个触发器的“1”状态；Q=0，为整个触发器的“0”状态；置“1”端或置位端置“0”端或复位端字母上的一横表示“低电平有效”。SR逻辑符号图中小圆圈在输出端表示逻辑非，在输入端表示低电平有效。注01逻辑状态表不定00保持不变1110010110Q输出输入011001“不定”是指当输入信号取

3、消后，输出状态是随机的。注112、工作原理SR110011110101011110001010000不定001不定特性表保持置1置0不定次态（触发器新的状态）：初态（触发器原来的状态）：由两个或非门组成3.或非门组成的RS触发器电路R≥1QQ≥1SG1G2SR000000110100011010011011110不定111不定特性表保持置0置1不定逻辑符号AB=SC=RABCQ不定Q原始状态为“1”&&ACBQQ例设计由与非门、基本RS触发器等元器件组成的数字式两人竞赛抢答电路。解图中SB1、SB2━━两个参赛人的（动

4、断）按钮；L1、L2━━对应的信号灯；SB━━主持人按钮。实际应用:可以看出：T1、T2截止L1、L2均不亮Q1=Q2=0在抢答后，若SB1先按：Q1=1T1导通L1亮SB2失效（实现互锁）由于触发器有记忆功能，SB1停按后，Q1＝1保持不变（实现了自锁），L1继续亮，直到主持人复位。主持人按一下SB输入信号直接加在输出门上，有效的输入信号能直接改变输出端Q和的状态，称为直接置位端或直接复位端。一、动作特点由或非门构成的：有效信号为高电平，直接置位端常用SD表示，直接复位端常用RD表示；由与非门构成的：有效信号为低电平

5、，直接置位端常用D表示，直接复位端常用D表示；基本RS双稳态触发器总结:二、存在问题存在状态不定，电路的抗干扰能力差。7.1.2常用触发器1.同步RS触发器在数字电路中为了协调各有关逻辑部件的动作，通常要求触发器都受同步脉冲信号控制，有节拍地反应同一时刻的输入状态，这个同步脉冲信号叫做时钟脉冲（信号）。在同步时钟脉冲作用下才按输入信号改变状态的触发器。时钟脉冲（CP）━━同步触发器（或时钟触发器）━━基本RS触发器输入控制电路时钟脉冲当CP=0时11R、S输入状态不起作用。触发器状态不变。11SD、RD用于预置触发器的

6、初始状态，工作过程中应处于高电平，对电路工作状态无影响。0被封锁被封锁当CP=1时1打开触发器状态由R、S输入状态决定。11打开(1)逻辑功能（当CP=1时）逻辑状态表1001不定11Qn00101010Qn+1RSQn━第n个时钟脉冲到来前（CP=0），触发器的初态。Qn＋1━第n个时钟脉冲到来后（CP=1）,触发器的次态。011011画出RS触发器的输出波形。假设Q的初始状态为0。CPRSQ使输出全为1CP撤去后状态不定(2)动作特点:在CP=1的全部时间里，S和R的变化都将引起输出状态的变化例1在CP的高电平期间

7、，如R、S变化多次，则触发器的状态也会变化多次。这种现象称为空翻。电路对信号的敏感时间长，抗干扰能力差。(3)逻辑功能的不足之处存在着输出状态不定的情况，使用时要避免。(1)JK触发器两个与或非门组成基本RS触发器，两个与非门为输入控制门。2.边沿触发器边沿触发器是只有在时钟信号的某个边沿(上升沿或下降沿)才能响应输入信号引起翻转的触发器，从而提高了工作的可靠性和抗干扰能力。下降沿触发的JK触发器：注意：其中与非门的传输时间大于与或非门当CP=1时特性表a.当J=0、K=0时，具有保持功能；b.当J=0、K=1时，具有

8、复位功能；d.当J=1、K=1时，具有翻转功能。10110111011000101101100111000000XXXX①逻辑符号②逻辑功能③特性方程：C1Q1J1KRSSDRDc.当J=1、K=0时，具有置位功能；已知下降沿触发的JK触发器CP和J、K端的波形，试画出输出端Q的波形。初态为“0”。CPJKQ例2(2)D触发器电路