欢迎来到天天文库
浏览记录
ID:50194647
大小:2.09 MB
页数:79页
时间:2020-03-09
《电工与电子技术 教学课件 作者 焦阳 第12章 触发器与时序逻辑电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第12章触发器与时序逻辑电路12.1触发器12.2寄存器12.3计数器12.4555定时器及其应用12.1触发器概述它是具有记忆功能的逻辑单元。1、触发器的定义2、触发器的基本特征3)有两个互补输出端,分别用Q和Q表示。1)它有两个稳定的状态:0状态和1状态;2)在输入信号作用下,触发器的状态由原态(初态)Qn转变到新态(次态)Qn+1;按功能分为RS触发器、JK触发器、D触发器、T触发器等。3、触发器的分类按结构分为基本RS触发器、同步触发器、主从触发器和边沿触发器等。12.1.1RS触发器&D2&D1反馈两个输入端两个输出端1、基本RS触发器&D2&D1输入时输出为110001置
2、0输入时&D2&D1001110输出为置1若原状态:输出保持:&D2&D100110111输入时&D2&D111001110若原状态:输出保持:保持输出全是10011&D2&D1输入时但当RD=SD=0同时变为1时,翻转快的门输出变为0,另一个不得翻转。禁止基本RS触发器的逻辑状态表逻辑符号输入约束总结1、触发器是双稳态器件,只要令,触发器即保持原态。稳态情况下,两输出互补。一般定义Q为触发器的状态。2、时,使Q=1,称为“置位”或“置1”端。时,使Q=0,称为“复位”或“清0”端。3、当同时由0变为1,输出状态不定。&D2&D1&D4&D3CP时钟信号2、同步RS触发器CP=0时1
3、10触发器保持原态&D2&D1&D4&D3CP&D2&D1&D4&D3CPCP=1时1工作情况与基本RS触发器相同同步RS触发器的逻辑状态表禁止保持置1置0输入约束主要特点(1)时钟电平控制。在CP=1期间接收输入信号,CP=0时状态保持不变。(2)R、S之间有约束。逻辑符号同步RS触发器存在的问题当S、R同时由1变为0,输出状态不定。12.1.2JK触发器1、同步JK触发器&D2&D1&D4&D3CPcdJK触发器的功能(1)CP=0时触发器保持原态(2)CP=1时&D2&D1&D4&D3CPcd10101保持J=K=0时:J=1,K=0时:若,则&D2&D1&D4&D3CPcd0
4、1110000111置1101J=1,K=0时:若,则&D2&D1&D4&D3CPcd01111111000置1J=0,K=1时:若,则&D2&D1&D4&D3CPcd01100011111置0J=0,K=1时:&D2&D1&D4&D3CPcd01111100001置0若,则110J=1,K=1时:若,则翻转&D2&D1&D4&D3CPcd10111100011011J=1,K=1时:若,则翻转&D2&D1&D4&D3CPcd01000111111101同步JK触发器的逻辑状态表CP脉冲不能太长,否则触发器将产生空翻现象(CP=1期间,输出状态翻转若干次)。为了解决空翻现象,可以采用
5、主从方式触发的触发器。同步JK触发器存在的问题反相,不能同时工作R2S2CF从R1S1CF主2、主从JK触发器(1)电路结构CP110F主打开F从关闭输出到F主R2S2CF从CPR1S1CF主(2)工作原理JK11输出到F从0CPF主关闭F从打开0R2S2CF从R1S1CF主JK上升沿,输出到F主。下降沿,输出传递到F从,翻转完成。CPCP=1期间输入端控制信号不允许变化主从触发器在一个CP脉冲周期只能翻转一次。主从JK触发器的逻辑状态表逻辑符号RDSDCQKJCP下降沿翻转逻辑符号RDSDCQKJCP下降沿翻转逻辑状态表TT触发器12.1.3D触发器1.同步D触发器&D2&D1&D
6、4&D3CPD(1)CP=0时触发器保持原态(2)CP=1时01001&D2&D1&D4&D3CP1D=1时:10110D=0时:D触发器逻辑状态表2、边沿D触发方式触发器只在时钟跳转时发生翻转,而在CP=1或CP=0期间,输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”。如果翻转发生在下降沿就叫“下降沿触发”。维持阻塞D触发器(上升沿触发)逻辑符号CQD上升沿触发逻辑状态表总结边沿触发抗干扰能力强,且不存在空翻,应用较广泛。维持阻塞D触发器逻辑符号CQD上升沿触发逻辑状态表时序逻辑电路的基本单元是触发器。时序逻辑电路任一时刻的输出不仅决定于该时刻的输入,而且还和
7、电路原来的状态有关(即具有记忆性)。12.2寄存器若各触发器有统一的触发脉冲(时钟脉冲),称为同步时序电路,否则称为异步时序电路。触发器控制输入D触发器状态输出QCP输出Y组合电路存储电路..................输入X存储电路可以由多个触发器组成时序逻辑电路的结构常见的时序逻辑电路有寄存器、计数器、顺序脉冲发生器等。寄存器寄存器是计算机的主要部件之一,它用来暂时存放数据或指令。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位
此文档下载收益归作者所有