汇编语言与计算机系统组成 教学课件 作者 李心广 第3章 CPU构成.ppt

汇编语言与计算机系统组成 教学课件 作者 李心广 第3章 CPU构成.ppt

ID:50482866

大小:7.81 MB

页数:74页

时间:2020-03-09

汇编语言与计算机系统组成 教学课件 作者 李心广 第3章 CPU构成.ppt_第1页
汇编语言与计算机系统组成 教学课件 作者 李心广 第3章 CPU构成.ppt_第2页
汇编语言与计算机系统组成 教学课件 作者 李心广 第3章 CPU构成.ppt_第3页
汇编语言与计算机系统组成 教学课件 作者 李心广 第3章 CPU构成.ppt_第4页
汇编语言与计算机系统组成 教学课件 作者 李心广 第3章 CPU构成.ppt_第5页
资源描述:

《汇编语言与计算机系统组成 教学课件 作者 李心广 第3章 CPU构成.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第3章微体系结构层----CPU构成3.1CPU组成和功能3.4微程序控制器原理3.3组合逻辑控制器原理3.2CPU模型机的数据通路及指令流程分析3.5精简指令系统计算机(RISC)3.6指令流水技术3.1CPU组成和功能3.1.1CPU的组成一个典型的CPU包括四个主要部分:寄存器组、算术逻辑单元、控制器及内部总线。如图3.1所示。CPU(1)寄存器组:用于存放指令、指令地址、操作数及运算结果,它是CPU内部特别快速的存储单元。CPU中的寄存器大致可分为两类:用户可见寄存器:通用寄存器、段寄存器、标志寄存器。控制和状态寄存器:存储器访问

2、寄存器、取指令寄存器。(2)算术逻辑单元(ALU):用于执行指令中所需的算术、逻辑和移位操作。详细情况见“2.5算术逻辑单元”。(3)控制器(CU):产生一系列控制信号,以控制计算机中各部件从存储器中取出将要执行的指令、进行译码、然后执行该指令的操作。详细情况见“3.3组合逻辑控制器原理”和“3.4微程序控制器原理”。(4)CPU内部总线:在CPU内部,用于连接寄存器组、ALU和CU,为数据和控制信号的传输提供通路。为了减轻总线负载且避免多个部件同时占用总线,要求在每个需要将信息送至总线的寄存器输出端接三态门。3.1.2CPU的功能CPU

3、的功能就是通过程序指令的执行,控制各部件协调工作,以达到完成程序所指定的功能。具体可以归结为以下几个方面:(1)指令控制:CPU必须具有控制程序的执行顺序的功能。(2)操作控制:CPU必须具有产生完成每条指令所需的控制命令的功能。(3)时间控制:CPU必须具有对各种操作实施时间上控制的能力。(4)数据加工:CPU必须具有对数据进行算术运算和逻辑运算的功能。(5)处理中断:CPU必须具有对异常情况和外来请求处理的功能。3.1.3指令的执行过程计算机运行程序的过程遵循“取指—译码—执行”这样一个基本的循环过程。1.取指:PC→MAR;M(MA

4、R)→MDR;MDR→IR;PC+1→PC。2.译码:或叫分析指令、解释指令等。对指令寄存器IR中指令的操作码进行识别和解释,在时序系统的配合下,按时序产生相应的控制信号,这些控制信号被连接到相应的控制对象。3.执行:根据译码阶段产生的控制信号序列,通过CPU及输入输出设备的执行,实现具体指令的功能,其中还包括对计算结果的处理以及转移地址的形成等。CPU可以分为数据部分和控制部分。数据部分即数据通路,包括寄存器和ALU。数据通路对数据项执行某些操作。在寄存器间以及ALU和寄存器间的内部数据传送可以采用不同的结构,包括单总线结构、双总线结构

5、和三总线结构等。控制部分主要是控制器,用来向数据通路发出控制信号。指令流程即指令的操作过程。指令流程会受到多种因素的影响,例如:指令功能、寻址方式、数据通路、ALU的功能、指令执行的基本步骤等。3.2.1单总线结构单总线是指在CPU寄存器和ALU之间采用单一总线传输数据的结构,这条总线称为ALU总线,也称为CPU内总线。1.单总线结构的数据通路及控制信号优点是:总线结构简单,花费最小。缺点是:限制了在同一时钟周期内数据传输的数量,从而降低了CPU总体的性能。3.2CPU模型机的数据通路及指令流程分析在图3.2中有以下控制信号:将数据打入到

6、寄存器的打入信号:CPMAR、CPMDR、CPA、CPC、CPR0、CPR1、CPR2、CPR3、CPIR、CPPC、CPSP等。各寄存器输出到ALU总线的控制信号:MDROUT、AOUT、COUT、R0OUT、R1OUT、R2OUT、R3OUT、PCOUT、SPOUT等。ALU运算控制信号:ADD、SUB、AND、OR、XOR等。程序计数器PC的数控制信号:PC+1。MAR和MDR输出到系统总线的控制信号:EMAR、EMDR。寄存器置入控制信号:SMDR、SPSW。主存的读写信号:RD、WR。2.单总线结构的指令流程分析【例3.1】AD

7、DR1,R0。这是一条加法指令,属于寄存器寻址方式,操作数和结果都存在寄存器中。其功能是将寄存器R0和R1的内容相加,结果存入寄存器R1中。其指令流程如表3.1:【例3.2】ADDR0,X。这是一条加法指令,也是一条双字指令,X的值存在第2个指令字中,目的和源操作数分别属于寄存器寻址方式和直接寻址方式,并分别放在寄存器和存储器单元中。其功能是将X单元的内容和寄存器R0的内容相加,结果存入寄存器R0中。其指令流程如表3.2:3.2.2双总线结构通用寄存器与两条总线均相连,数据可以同时从两个不同的寄存器传送到ALU的输入点,因此,双操作数的操

8、作可以在同一时钟周期取得两个操作数。1.双总线结构的数据通路及控制信号优点是:对于两个操作数的操作,加快了数据到达ALU输入点的速度。缺点是:增加了总线的数目,增加了硬件的复杂性。2.双总线结

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。