汇编语言与计算机系统组成 教学课件 作者 李心广 第9章 现代计算机系统部件设计.ppt

《汇编语言与计算机系统组成 教学课件 作者 李心广 第9章 现代计算机系统部件设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第九章现代计算机系统部件设计9.1现代计算机设计技术9.2计算机组成部件设计19.1现代计算机设计技术EDA技术：EDA技术依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线)，以及逻辑优化和仿真测试，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子线路系统功能2EDA技术EDA技术的自顶向下的设计方法①.采用硬件描述语言，在系统的基本功能或行为级上对设计的产品进行描述和定

2、义，结合多层次的仿真技术，在确保设计的可行性与正确性的前提下，完成功能确认；②.利用EDA工具的逻辑综合功能，把功能描述转换成某一具体目标芯片的网表文件，并将它输出到该器件厂商的布局布线适配器，进行逻辑映射及布局布线；③.利用产生的仿真文件进行功能和时序验证，以确保实际系统的性能。3EDA设计流程4现代计算机设计技术FPGA器件都采用SRAM查找表结构的编程工艺硬件描述语言HDL（HardwareDescriptionLanguage）常见的HDL：VHDL、VerilogHDL、SystemVerilog、SystemC

3、5VHDL语言VHDL是1983年由美国国防部(DOD)发起创建，由IEEE(TheinstituteofE1ectricalandE1ectronicsEngineers)进一步完善并在1987年作为“IEEE标准1076”发布1993年，IEEE公布了新版本的VHDL，即IEEE标准的1076-1993版本最新公布的VHDL标准版本是IEEE1076-2002VHDL语言具有很强的电路行为描述、结构描述和建模能力，能从多个层次对数字系统进行建模和描述，简化硬件设计任务，提高了设计效率和可靠性6计算机组成部件设计算术逻辑

4、运算部件ALU设计建立项目选择目标器件及参数1位全加器设计1位加减法器设计1位算术逻辑运算单元ALU设计顶层文件4位ALU部件设计编译和功能仿真7简单计算机设计8寄存器读写控制电路9简单计算机设计复位信号clr和时钟信号clk11个控制信号：Cp、Ep、Lm、Er、Ei、Li、WR、Lab、Su、Eu和S111个信号的各种取值构成了计算机的控制字计算机控制字的每种取值都确定计算机的一种状态，即控制计算机的一个微操作控制字取值的变化，就决定了计算机的不同动作控制信号由控制器产生10指令系统设计指令系统有4种指令1.访存指令，

5、从ROM中读出数据至通用寄存器2.加法指令，从通用寄存器中读出两个数据进行加法运算3.减法指令，从通用寄存器中读出两个数据进行减法运算4.停机指令，计算机停止运行11指令功能及编码12指令微操作的分配(1)LB指令节拍1：节拍线A=1，置EP=1，Lm=1，clk上升沿使PC→MAR，并且B=1；即PC发出访存地址并进入第2拍；节拍2：节拍线B=1，置Er=1，Li=1，CP=1，clk上升沿使ROM→IR，PC+1→PC，并且C=1；进入第3拍；节拍3：节拍线C=1，指令线LB=1，置Ei=1，Lm=1，S1=1，clk

6、上升沿使指令编码IR3—IR0→MAR，并且D=1；进入第4拍；节拍4：节拍线D=1，指令线LB=1，置Ei=1，Er=1，WR=1，clk上升沿把从ROM中读出的8位数据送入一个通用寄存器(由IR5IR4和WR共同决定)，并且A=1，即回到第1拍，进入下一条指令的取指周期。13指令微操作的分配(2)ADDRX1，RX2指令节拍3：节拍线C=1，指令线ADD=1，置Ei=1，Lab=1，clk上升沿使RX1→A，RX2→B，并且D=1；即通用寄存器内容读出至临时寄存器并进入第4拍，节拍4：节拍线D=1，指令线ADD=1，设

7、置Eu=1，Ei=1，WR=1，clk上升沿把加法运算结果送入一个通用寄存器(由IR5IR4和WR共同决定)，并且A=1，回到第1拍。14指令微操作的分配(3)SUBRX1，RX2指令节拍3：节拍线C=1，指令线SUB=1，置Ei=1，Lab=1，clk上升沿使RX1→A，RX2→B，并且D=1；即通用寄存器内容读出至临时寄存器并进入第4拍。节拍4：节拍线D=1，指令线SUB=1，设置Su=1，Eu=1，Ei=1，WR=1，clk上升沿把减法运算结果送入一个通用寄存器(由IR5IR4和WR共同决定)，并且A=1，回到第1拍

8、。15控制器设计控制字真值表16控制器设计控制字的逻辑表达式简化17控制器设计18程序设计19存储器分配20QuartusⅡ设计和仿真1位寄存器R21运算器ALU8位ALU运算单元一位加减法电路224位地址寄存器MAR23四位地址译码器电路dec424ROM25指令寄存器IR261位计数器pc1274位