计算机组成原理课程设计实验报告.doc

计算机组成原理课程设计实验报告.doc

ID:50403342

大小:872.50 KB

页数:18页

时间:2020-03-05

计算机组成原理课程设计实验报告.doc_第1页
计算机组成原理课程设计实验报告.doc_第2页
计算机组成原理课程设计实验报告.doc_第3页
计算机组成原理课程设计实验报告.doc_第4页
计算机组成原理课程设计实验报告.doc_第5页
资源描述:

《计算机组成原理课程设计实验报告.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、计算机组成原理课程设计实验报告(1-3)姓名:吴玉朋学号:200900301259班级:09软件6班计算机组成原理课程设计实验一------利用ispEXPERTSYSTEM软件设计四位全加器(一)实验环境:windows98上的ispEXPERTSYSTEM(二)实验目的:熟悉ispEXPERTSYSTEM的初步使用(三)实验要求:用门电路设计一个一位二进制全加器。二个加数为a,b,地位进位ci,向高位进位co.进而使用层次化设计思想设计一个四位全加器。(四)实验步骤:4.1创建新项目4.1.1启动ISPEXPERTSYSTEM。在windows下,

2、选LatticeSemiconductor项的ispEXPERTSYSTEMProjectNavigator.4.1.2.建立新项目:选择菜单File选择NewProject键入项目名D:EXP1wuyupeng.syn4.1.3项目命名:用鼠标双击Untitled。在Title文本框中输入“EXP1Project”,并选OK。4.2选择器件:双击ispLSIispLSI5384V-125LB388,你会看到ChooseDevice对话框(如下图所示)在ChooseDevice窗口中选择ispLSI1000项按动器件目录中的滚动条,直到找到并选中器

3、件ispLSI1032E-70LJ84揿OK按钮,选择这个器件(各种参数的设置)4.3设计输入:首先设计一个一位全加器,然后以这个器件作为本地器件来使用设计一个四位全加器4.3.1设计一个一位全加器:4.3.1.1原理图命名:选中Source下的NEW选项选中Schematic(确认按OK)输入文件名ADD.SCH进入原理图编辑窗口。4.3.1.2在图纸上添加器件:根据逻辑电路知识可知:s=abci;co=a*b+(a)*ci;接下来就是根据逻辑原理选择相信的器件来完成逻辑电路的设计,具体方法是:选择Add菜单下的Symbol)然后在各种库中选择所需要

4、的器件4.3.1.3添加连线:选择Add菜单下的wire项,进入画线状态,单击左键定义连线的左端,将光标移至线的另一端,在此单击左键即可定义这根线。然后依次完成全部连线。4.3.1.4添加其他器件:选择IOPAD.LIB,然后选择库中的G-INPUT(输入缓冲器),将其分别放在a,b,ci的连线上,同样的,选择G-OUTPUT(输出缓冲器),完成相应的添加。4.3.1.5为信号命名:Add菜单下的NetName项在窗口的下方出现命令:NetName-Enter=,在此输入"a",按回车将十字光标的中心点移至信号线的连线头上,单击鼠标用同样的方法为其余连

5、线上加上信号名b,ci,s,co.。4.3.1.6添加I/OMakers:选择Add菜单下的I/OMakers项在弹出的对话框中选择input再将鼠标的光标移至输入信号a的连线的末端,并单击左键,这是会出现一个I/OMakers框用同样额方法为b,ci加上I/OMakers框在回到I/OMakers项,选择"output",为s,co分别加上一个输入I/OMakers。4.3.1.7引脚锁定(这一步在本设计过程中没有用到,但是在以后的设计过程中会用到):选择Add菜单下的SymbolAttribute项,这是会出现一个SymbolAttributeEd

6、itor对话框单击需要定义属性的输出I/OPAD(如图)选中SynarioPin属性,并把文本框中的"*"替换成随需要的管脚好如”11“(具体的可根据实验书的73页1032E系统输入/输出引脚索引来确定管脚号)用鼠标在图纸的任意位置单击一下,I/OPAD小方框的"*"便被"11"所代替单击其余需要锁定引脚的I/OPAD,重复上述步骤即可,完成全部的锁定工作选择File菜单下的Save选项存盘。4.3.1.8元件符号的生成:在原理图编辑器中,选择File菜单从下拉菜单中,选择MatchingSymbol命令关闭原理图。至此,这张原理图的宏文件已经建立完毕

7、,并且已经添加到元件库中(如图),下一次就可以使用local器件了。4.3.2设计四位全加器(利用层次原理):选择Add菜单下的Symbol选择local,在设计图中添加四个这样的器件,此时就利用了上一步所设计的一位全加器了添加连线添加器件为信号命名添加I/OMakers引脚锁定(设计图如下)4.4文件的编译:在完成后的项目管理器窗口中分别选择ADD,FOURADD三个原理图源文件,在右边窗口中双击”compileSchematic“,完成原理图的编译4.5适配,下载,实验检测:在项目管理器窗口中,点击左边窗口中的ispLS11032E-70LJ84,

8、在右边窗口中双击”FitDesign”,开始适配。然后将完成的逻辑设计”烧制”到具体的器件中去

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。