福师17春秋学期《数字逻辑》在线作业一.doc

《福师17春秋学期《数字逻辑》在线作业一.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一、单选题（共20道试题，共40分。）V1.组合逻辑电路消除竞争冒险的方法有（）A.修改逻辑设计B.在输出端接入缓冲电路C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰2.TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“0”A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地3.一个8选一数据选择器的数据输入端有（）个A.1B.2C.3D.84.一个无符号8位数字量输入的DAC，其分辨率为（）位A.1B.3C.4D.85.一块数据选择器有三个地址输入端，则它的数据输入端应有（）。A.3B.6C.8D.16.对于TTL与

2、非门闲置输入端的处理，不可以（）.A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7.CMOS数字集成电路与TTL数字集成电路相比不具备的优点是（）.A.微功耗B.高速度C.高抗干扰能力D.电源范围宽8.三态门输出高阻状态时，（）不正确的说法A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动9.下列逻辑电路中为时序逻辑电路的是（）A.变量译码器B.加法器C.数码寄存器D.数据选择器10.以下表达式中符合逻辑运算法则的是(）.A.C·C=C2B.1+1=10C.0<1D.A+1=111.逻辑表达式Y=AB可以用（）实现A.正

3、或门B.正非门C.正与门D.或非门12.以下各电路中，（）可以产生脉冲定时器A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器13.在一个8位的存储单元中，能够存储的最大无符号整数是(）.A.（256）10B.（127）10C.（FE）16D.（255）1014.TTL单定时器型号的最后几位数字为（）A.555B.556C.7555D.755615.一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个.A.1B.2C.4D.1616.当逻辑函数有n个变量时，共有(）个变量取值组合？A.nB.2nC.n的平方D.2的n次方17.一个无

4、符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为（）A.4KΩB.5KΩC.10KΩD.20KΩ18.在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。A.集电极开路B.三态门C.灌电流D.拉电流19.多谐振荡器可产生（）A.正弦波B.矩形脉冲C.三角波D.锯齿波20.在何种输入情况下，“或非”运算的结果是逻辑1(）.A.全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为1二、判断题（共25道试题，共50分。）V1.电平异步时序电路除了可能存在竞争外，还可能存

5、在本质险象A.错误B.正确2.占空比的公式为：q=tw/T，则周期T越大占空比q越小。（）A.错误B.正确3.触发器和逻辑门一样，输出取决于输入现态A.错误B.正确4.由于每个触发器有两种稳态，因此，存储8位二进制数码需要四个触发器A.错误B.正确5.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）A.错误B.正确6.异或函数与同或函数在逻辑上互为反函数。（）A.错误B.正确7.三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）A.错误B.正确8.编码与译码是互逆的过程。（）A.错误B.正确9.当传送十进制数5时，在8421奇校验码

6、的校验位上值应为1。（）A.错误B.正确10.已经X+Y=X+Z，则Y=ZA.错误B.正确11.十进制数（9）10比十六进制数（9）16小。（）A.错误B.正确12.液晶显示器的优点是功耗极小、工作电压低。（）A.错误B.正确13.实际上，信号经过任何逻辑门和导线都回产生时间延迟。A.错误B.正确14.利用三态门可以实现数据的双向传输。A.错误B.正确15.ROM和RAM中存入的信息在电源断掉后都不会丢失A.错误B.正确16.公式化简法中有吸收法、消去法、合并法等等。（）A.错误B.正确17.寄存器分为数码寄存器和移位寄存器A.错误B.正确18.逻辑变量只有0

7、、1两种取值可能A.错误B.正确19.方波的占空比为0.5。（）A.错误B.正确20.时序电路无记忆功能，组合逻辑电路有记忆功能A.错误B.正确21.数据分配器是一种单输入、多输出的组合逻辑电路，它将一路输入变为多路输出。（）A.错误B.正确22.因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（）A.错误B.正确23.一般TTL门电路的输出端可以直接相连，实现线与。（）A.错误B.正确24.卡诺图化简法可以更加直观、简捷的逻辑函数化简方法。（）A.错误B.正确25.并行加法器采用先行进位（并行进位）的目的是简化电路结构。A.错误B.正确三、多选题（

8、共5道试题，共10分。）V1.三态门输