HDL语言的数据类型及运算操作符.doc

HDL语言的数据类型及运算操作符.doc

ID:50369171

大小:162.00 KB

页数:13页

时间:2020-03-08

HDL语言的数据类型及运算操作符.doc_第1页
HDL语言的数据类型及运算操作符.doc_第2页
HDL语言的数据类型及运算操作符.doc_第3页
HDL语言的数据类型及运算操作符.doc_第4页
HDL语言的数据类型及运算操作符.doc_第5页
资源描述:

《HDL语言的数据类型及运算操作符.doc》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、HDL语言的数据类型及运算操作符3.1VHDL语言的客体(或对象)及其分类 3.2VHDL语言的数据类型 3.3VHDL语言的运算操作符 3.4表达式    3.1VHDL语言的客体(或对象)及其分类l        可以赋予一个值的对象成为客体(object)。l        客体包括:信号(signal):是连接实体(或进程)的主要机制,用信号在实体(或进程)之间传送信息;变量(variable):变量对象位于进程和子程序中,主要用于局部计算结果的暂存。常数(constant):命名数据类型的一种特殊值。l        客体的含义与说明:客体说明含义说明场合信号全局量arc

2、hitecture,package,entity变量局部量process,function,procedure常数全局量、局部量包括上面两种场合l        客体说明格式:客体类别客体名数据类型[:=初始值]*客体类别:信号、变量或常数;*客体名:客体的名称;*数据类型:(见后面数据类型)*初始值:(可先赋初始值)1.常数(constant)l        格式:constant常数名:数据类型[:=初始值];l        例:constantVCC:real:=5.0;constantdelay,delay:Time:=10ns;*常数赋值后不能变;*赋的值要与数据类型

3、一致;*常数有和信号一样的可视性规则,在程序包中说明的常数为全局量;在实体说明部分的常数可以被该实体中任何构造体引用,在构造体中的常数能被其构造体内部任何语句采用,包括被进程语句采用;在进程说明中说明的常量只能在进程中使用。2.变量*只能在进程、函数或过程中使用;*用做局部的数据存储,为局部量,*赋值立即生效。l        格式:Variable变量名:数据类型[约束条件][:=表达式];l        例:Variablex,y:integer;Variablecount:integerrange0to255:=10;1.信号*信号数据对象:把实体连在一起形成模块,信号是实

4、体间动态数据交换的手段;*除无方向说明外,与端口概念一致;*通常在构造体、包集合、实体中说明。全局信号在程序包中说明,它们被所属的实体分享。l        格式:l        signal变量名:数据类型[约束条件][:=初始值];即在关键词SIGNAL后跟一个或者多个信号名,每个信号名将建一个新信号,用冒号:把信号名和信号的数据类型分隔开,信号数据类型规定信号包含的数据类型信息,最后信号还可包含初始化信号指定的初值。l        例:signalground:bit:='0';signalen:std_logic_vector(7downto0);*信号赋值有附加延迟;

5、*信号为全局量,可实现进程之间的通信;*程序中赋值采用<=。4.Δ延迟l        进程中向信号赋值的时刻和信号得到该值的时刻之间有延迟;l        当向信号赋值时未给定延迟,但有一隐含延迟,称Δ延迟;l        Δ延迟是一个无穷小的时间量;5.信号与变量的区别l        变量赋值立即发生,无延迟;信号赋值至少有Δ延迟,在进程中仅当碰到wait语句或进程结束赋值才生效。l        进程只对信号敏感,而对变量不敏感。l        信号除当前值外还有许多相关信息,而变量只有当前值。l        信号是全局量,变量为局部量。l        信号在电路

6、中的功能是保存变化的数值和连接子元件;变量在电路中无类似的对应关系,用于计算。l        例1:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitytest_01isport(a:inintegerrange0to2;c:inintegerrange0to2;b:inintegerrange0to2;x:outintegerrange0to4;y:outintegerrange0to4);endtest_01;archit

7、ecturetest_01oftest_01issignald:integerrange0to2;beginprocess(a,b,c,d)begind<=a;x<=b+d;d<=c;y<=b+d;endprocess;endtest_01;结果:l        a不起作用;*x<=b+c;y<=b+c;l        例2:useieee.std_logic_unsigned.all;entitytest_02isport(a:inintegerrange0to

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。