程控交换与宽带交换 教学课件 作者 张中荃 第02章.ppt

程控交换与宽带交换 教学课件 作者 张中荃 第02章.ppt

ID:50336511

大小:231.00 KB

页数:38页

时间:2020-03-08

程控交换与宽带交换 教学课件 作者 张中荃 第02章.ppt_第1页
程控交换与宽带交换 教学课件 作者 张中荃 第02章.ppt_第2页
程控交换与宽带交换 教学课件 作者 张中荃 第02章.ppt_第3页
程控交换与宽带交换 教学课件 作者 张中荃 第02章.ppt_第4页
程控交换与宽带交换 教学课件 作者 张中荃 第02章.ppt_第5页
资源描述:

《程控交换与宽带交换 教学课件 作者 张中荃 第02章.ppt》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、第二章数字交换和数字交换网络2.1数字交换原理2.2T型时分接线器2.3S型时分接线器2.4多级时分交换网络2.5阻塞的概念与计算2.1数字交换原理2.1.1数字交换程控数字交换机的根本任务是通过数字交换来实现任意两个用户之间的语音交换,即在这两个用户之间建立一条数字话音通道。最简单的数字交换方法是给这两个要求通话的用户之间分配一个公共时隙(时分通路),两个用户的模拟话音信号经数字化后都进入这个特定的时隙(TimeSlot,TS),这就是动态分配时隙的方法。2.1.2时隙交换原理时序开关K入和K出每秒旋转8000周,每周所需时间是125s。在TS1时隙时,K入和K出分别与接点1#

2、入和2#出相连,即K入和1#存储单元相连,K出与2#存储单元输出相连,此时在TS1时隙里传送来的a话音信息就存入话音存储器的1#单元,而话音存储器的2#单元内存放的b话音信息就在此时通过K出的1#接点送出,也就是输出端在TS1时隙送出b话音信息给TS1用户。2.1.3数字交换网络2.2T型时分接线器2.2.1T接线器的基本组成T型时分接线器(TimeSwitch)又称时间型接线器,简称T接线器。它由话音存储器(SpeechMemory,SM)和控制存储器(ControlMemory,CM)两部分组成,其功能是进行时隙交换,完成同一母线不同时隙的信息交换,即把某一时分复用线中的某一时

3、隙的信息交换至另一时隙。话音存储器(SM)用于暂存经过PCM编码的数字化话音信息,由随机存取存储器(RandomAccessMemory,RAM)构成。控制存储器(CM)也由RAM构成,用于控制话音存储器信息的写入或读出。话音存储器存储的是话音信息,控制存储器存储的是话音存储器的地址。2.2.2T接线器的工作原理一、读出控制方式读出控制方式的T接线器是顺序写入控制读出的,如图2.3所示,它的话音存储器SM的写入是在定时脉冲控制下顺序写入,其读出是受控制存储器的控制读出的。图2.3读出控制方式的T接线器话音存储器中每个存储单元内存入的是发话人的话音信息编码,通常是8位编码。T接线器的

4、工作是在中央处理机的控制下进行。当中央处理机得知用户的要求(拨号号码)后,首先通过用户的忙闲表,查被叫是否空闲,若空闲,就置忙,占用这条链路。中央处理机CPU根据用户要求,向控制存储器发出“写”命令,将控制信息写入控制存储器。用户B的回话信息b如何传送,也要由中央处理机控制,向控制存储器下达“写”命令,令其在1#单元中写入“8”。二、写入控制方式T接线器采用写入控制方式时,如图2.4所示,它的话音存储器SM的写入受控制存储器控制,它的读出则是在定时脉冲的控制下顺序读出。图2.4写入控制方式的T接线器当中央处理机(CentralProcessingUnit,CPU)得知用户要求后,即

5、向控制存储器下“写”令,命令在控制存储器的1#单元写入“8”,在8#单元写入“1”。2.2.3T接线器的电路组成时分接线器的交换容量主要取决于组成该接线器的存储器容量和速度,多以8端或16端PCM交换来构成一个交换单元,每一条PCM线称HW(Highway)。图2.5是8端脉码输入的T接线器方框图,由复用器、话音存储器(SM)、控制存储器(CM)和分路器所组成。图2.58端输入的T接线器一、复用器复用器的基本功能是串/并变换和并路复用。其目的是减低数据传输速率,便于半导体存储器件的存储和取出操作;尽可能利用半导体器件的高速特性,使在每条数字通道中能够传送更多的信息,提高数字通道的利

6、用率。1.串行码和并行码如图2.7(a)所示,串行码是指各时隙内的8位码D0~D7是按时间的顺序依次排列。如图2.7(b)所示,并行码是指各时隙内的8位码D0,D1,…,D7分别同时出现在8条线上。图2.78端脉码输入的串行码和并行码每一端的脉码传输速率是2.048Mbit/s,若8端PCM脉码输入以串行传输时,其传输速率将达到16.384Mbit/s,若16端输入时,其传输速率将达到32.768Mbit/s,这样高的传输速率会带来许多问题。2.控制时序8端PCM脉码输入的256个时隙排列方式应是HW0的TS0,HW1的TS0,HW2的TS0,…,HW7的TS0;HW0的TS1,H

7、W1的TS1,HW2的TS1,…,HW7的TS1等等。3.串/并变换在图2.6所示的复用器中,每一条HW接一个移位寄存器,移位寄存器的输入端为一条线,线上传输的是32个时隙的串行码。4.并路复用在图2.6所示的复用器中,8选1的电子选择器的功能是把8个HW的并行码按一定的次序进行排列,一个一个地送出。二、分路器分路器由锁存器和移位寄存器组成,如图2.9所示。其功能与复用器正好相反,完成并/串变换和分路输出功能。三、话音存储器话音存储器由RAM组成,是暂存话音信息编码的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。