电工电子学 教学课件 作者 林小玲 第5章 数字集成电路（时序逻辑电路）.ppt

《电工电子学 教学课件 作者 林小玲 第5章 数字集成电路（时序逻辑电路）.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、上海大学自动化系林小玲第五章数字集成电路（时序逻辑电路）§5.4集成触发器§5.4.1概述触发器：能够存储一位二进制信息的基本单元电路。是由门电路加上适当的反馈而构成的逻辑部件。触发器输出端有两种可能的稳定状态：0、1(双稳态触发器)触发器的输出状态不只取决于当时的输入，还与以前的输出状态有关；它是有记忆功能的逻辑部件。触发器特点具有两个稳定状态，分别表示逻辑0和逻辑1。在输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能保持状态不变。双稳态触发器是数字电路的基本部件之一，它具有记忆和存储的功能。触发器分类按触发方式分：电

2、位触发方式、主从触发方式及边沿触发方式。按逻辑功能分：RS触发器、D触发器、JK触发器和T触发器。概述小结触发器触发器输出有两种可能的状态：0、1；输出状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件。按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。(4-4)§5.4.2基本R-S触发器&1&2QQRS两个输入端两个输出端低电平有效正常时逻辑状态相反100101&1&2QQRS输入R=0,S=1时全1则0任0则1不论原状态如何，输出均为：Ｑ＝０，Ｑ＝１直接置0端直接复位端010110&1&2Q

3、QRS输入R=1,S=0时全1则0任0则1不论原状态如何，输出均为：Ｑ＝1，Ｑ＝0直接置1端直接置位端101101&1&2QQRS输入R=1,S=1时若原状态为：Ｑ＝0，Ｑ＝101触发器保持原态101110&1&2QQRS输入R=1,S=1时若原状态为：Ｑ＝1，Ｑ＝001触发器保持原态0011&1&2QQRS输入R=0,S=0时信号撤销后触发器状态由二与非门信号传输的快慢决定，仍为不定状态破坏了二输出状态相反的要求触发器状态不定基本触发器的功能表RD101SD110Q保持原状态01Q1000同时变为1后不确定(4-13)基本R-S触发器的

4、真值表ＲＳＱｎ＋１０　　０不定０　　１　　　０１　　０　　　１１　　１Ｑｎ基本R-S触发器的逻辑符号SRQQRS低电平有效R-S触发器特点:(1)具有两个稳态(Q=0,Q=1或Q=1,Q=0),称为双稳态触发器.(2)可触发使之翻转(使RD、SD之一为0时可翻转).(3)具有记忆功能(RD、SD都为1时，保持原来状态).(4)触发器(RD、SD都为0时，状态不定).R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKQQt正脉冲负脉冲§5.4.3钟控双稳态触发器时钟脉冲按电路结构分：四门钟控型主从型维持阻塞

5、型按逻辑功能分：R-S触发器T触发器D触发器J-K触发器按电路结构分：电平触发主从触发边沿触发1.时钟控制电平触发的R-S触发器触发器功能表&&RDSDQQ&&RSCPCP:时钟脉冲(ClockPulse)R、S控制端CPRSQn+1说明100Qn保持1011置11100清0111不定避免0Qn保持时钟控制电平触发的R-S触发器(续)时钟控制—只有CP=1时,输出端状态才能改变电平触发—在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变CPRSQn+1说明100Qn保持1011置11100清0111不定避免0Qn保

6、持用途:D触发器和J-K触发器的内部电路例：逻辑钟控ＲＳ触发器波形如图所示，原始状态Ｑ＝０，画出Q3，Q4，Q，Q2.同步R-S触发器（四门钟控型、电平触发）&3&4CP时钟信号直接置0或置1&1&2(1)电路结构CP=0时011触发器保持原态&1&2&3&4CP导引门3、4被封锁(2)逻辑功能CP=1时10011Qn+1=Qn&1&2&3&4CP0101Q=1，Q=0置1端CP=1时&1&2&3&4CP11010Q=0，Q=1置0端CP=1时&1&2&3&4CP11100状态不定CP=1时&1&2&3&4CP1R-S触发器的真值表ＲＳＱ

7、ｎ＋１０　　０Ｑｎ０　　１　　　１１　　０　　　０１　　１不定逻辑功能与基本R-S相同1&1&2&3&4CP(3)触发方式只要在CP脉冲为规定电平时，触发器都能接收输入信号并立即输出相应状态的触发方式称为电平触发。又分为高电平触发和低电平触发两种。逻辑符号SDQQRSCRDSRCPSDQQRSCRDSRCP例：已知高电平触发R-S触发器CP、R、S波形，且触发器原为0态，画出R-S触发器的输出波形。RS123CP4Q§5.4.4D触发器1.时钟控制电平触发的D触发器CPRSQn+1说明100Qn保持1011置11100清0111不定避免0

8、Qn保持1D&&RDSDQQ&&RSCP其他两种情况不会出现时钟控制电平触发的D触发器功能表CPDQn+11001110QnCP=1时,Qn+1=DCP=0时,保持原状1DCP&&RDSDQQ