计算机组成原理_第3讲：时序逻辑设计（第1部分）-2张版.pdf

《计算机组成原理_第3讲：时序逻辑设计（第1部分）-2张版.pdf》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、计算机组成原理（2012级）计算机组成原理课程组（刘旭东、肖利民、牛建伟、栾钟治）第二部分：时序逻辑电路设计一．锁存器和触发器1.SR/D锁存器2.D触发器3.JK触发器二．有限状态机1.Moore型有限状态机2.Mealy型有限状态机三．时序逻辑电路设计分析1.数据寄存器2.移位寄存器3.计数器2组合逻辑电路的不足∑组合逻辑电路的特点¾电路输出端的状态完全由输入端的状态决定，不受系统中时钟脉冲的控制¾是一种无记忆电路——输入信号消失，则输出信号也会立即消失X0Y0X1Y1…组合逻辑电路…Xi-1

2、Yj-1∑在数字系统中，有时需要将参与（算术或逻辑）运算的数据和运算结果保存起来——在组合逻辑电路的输出端需要具有记忆功能的部件∑触发器（Flip-Flop，FF）就是构成记忆功能部件的基本单元，或者说是实现存储（记忆）功能的基本单元电路。3时序逻辑电路的特点∑时序逻辑电路:当时的输出由当时的输入和电路的原来状态决定——具有“记忆”功能∑结构特点：由组合逻辑电路和存储电路构成X0Y0X1Y1组合逻辑电路XYj-1i-1Q0Z…0…存储电路Ql-1Zk-1触发器（Flip-Flop，FF）或寄存器4

3、触发器的概念和特点∑触发器:一种有记忆功能的逻辑单元电路，是构成时序逻辑电路的基本器件∑触发器的特点：Q称为状态变量输出QQFF输入电路符号5双稳态电路∑双稳态电路¾可以有两种稳定状态的电路¾可以用2个反相器构成双稳态¾图(b)电路是图(a)电路的变形6双稳态电路∑双稳态电路¾可输出两种稳定的状态，储存1位二进制信息¾但是有两个问题：V首次加电，初值未知，Q未知V缺少输入，状态无法变换，没有实际价值7双稳态电路∑双稳态电路¾有两种稳定的状态的电路，可储存1位二进制信息¾在外加信号触发下，电路可从一

4、种稳定的工作状态转换到另一种稳定的工作状态RSQ/QQn+11001001101000100010111000两个或非门交叉连接不允许Q和/Q同值8双稳态电路∑符合触发器的特点:RSQn/QnQn+1功能100/11/00置0010/11/01置100010保持00101保持11000非法9基本RS锁存器∑基本RS锁存器可以自行保持输出状态，是QQ各种触发器的基本构成部分∑基本RS锁存器可用与非门或者或非门构成∑RS：Reset/SetG1&&G2∑功能（1）保持功能RD=1,SD=1SDRD触发

5、器保持原来的状态不变电路结构（2）置0功能RD=0,SD=1触发器的次态变为0（3）置1功能RD=1,SD=0QQ触发器的次态变为1非号，低有效SDRD∑约束条件RD+SD=1D:DirectRD、SD不能同时为0输入信号直接控制逻辑符号锁存器的输出10锁存器逻辑功能的表示方法——功能表和特性表∑锁存器的逻辑功能可以用功能表、真值表（特性表）、特性方程、状态转换图和时序图等来表示。（1）功能表（2）真值表(特性表)SRQnQn+1功能SRQnQn+1DDDD1100保持000x1111001x10

6、0置001011100111101置110001111010000X不确定1100001X1111∑将原态也作为一个变量列入了真值表，将这种含有状态变量的真值表称为特性表∑特性表：电路输出次态与原态以及输入之间功能关系的表格11锁存器逻辑功能的表示方法——特性方程（3）特性方程：反映锁存器次态与原态以及输入之间功能关系的函数表达式。¾由特性表，利用最小项推导法推导得出:nn+1nnQ=SDRDQ+SDRDQ+SDRDQnn=SDRD+SDRDQ=SDRD+SDRDQ真值表(特性表)SRQnQn+1

7、¾利用约束条件化简，得到特性方程：DD000x001x010101111000101011001111约束条件RD+SD=112锁存器逻辑功能的表示方法——状态转换图（4）状态转换图：简称状态图，是用来表示触发器状态变化（转移）的图形¾用圆圈表示0或1状态，用带箭头的线表示状态变化的方向，线上的数据表示状态变化需要的输入条件¾状态图是触发器、时序逻辑电路特有的描述方法SDRD=01真值表(特性表)SDRD=1xSDRD=x1SRQnQn+1DD000x01001x010101，置1；011110，

8、置0；SDRD=10100011，保持111，保持010101100111113锁存器逻辑功能的表示方法——时序图（5）时序图：输出随输入变化的波形（初态＝0）1真值表(特性表)SD0SRQnQn+11DDR000xD0置1保持001x0101Q置0不定01111000Q10101100t0t1t2t3t4t51111初态∑当两个输入有效（“0”）后同时变为无效（“1”）时，因门传输延迟的不同而产生竞争，使输出状态不确定∑故两个输入端不允许同时为“0”!1414基本RS锁存器的HD