资源描述：
《计算机组成原理_第3讲：时序逻辑设计（第3部分）-2张版.pdf》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、计算机组成原理（2012级）计算机组成原理课程组（刘旭东、肖利民、牛建伟、栾钟治）第二部分：时序逻辑电路设计一．锁存器和触发器1.SR/D锁存器2.D触发器3.JK触发器二．有限状态机1.Moore型有限状态机2.Mealy型有限状态机三．时序逻辑电路设计分析1.数据寄存器2.移位寄存器3.计数器4.时序电路的时序2寄存器的分类∑寄存器¾计算机中重要部件，用于存放一组二进制代码，如：指令、参加运算的操作数、运算结果等，广泛用于各类数字系统中¾基本组成：由触发器和控制门电路组成，其中：一个触发器能储存1位二进
2、制代码；接收数据的控制门电路，控制在同一个接收命令作用下，使各触发器同时接收数据¾触发方式：由组成寄存器的触发器的触发方式决定：边沿或电位触发¾基本操作：读/写/复位（清零）数据寄存器（多位D型触发器组成）数码寄存器数据锁存器（多位电位触发器组成）寄存器阵列寄存器单向移位寄存器移位寄存器双向移位寄存器33.1.1数据寄存器∑数据寄存器：¾由多位边沿触发器组成的用于保存一组二进制代码的寄存单元。¾当时钟信号的上升沿或下降沿到来时，将输入端数据打入寄存器，即此时输出信号等于输入信号；¾在时钟信号的其它时刻，输出
3、端保持刚才输入的数据，即为寄存状态，而不管此时输入信号是否变化。QQQQ∑4位D型寄存器结构0123FFFFFFFF0123D3D2D1D0：并行数据输入QQQQQQQQ并行数据输出DRDDRDDRDDRD3210：CP工作原理：RD（1）清除（复位）DDDD当/RD=0，Q0Q1Q2Q3=0000;0123（2）置数（复位端无效时）当CP上跳沿到达时，Q0Q1Q2Q3=D0D1D2D343.1.1数据寄存器【例】用always块语句描述的8位数据寄存器modulereg_8bit(qout,data,cl
4、k,clr);output[7:0]qout;input[7:0]data;inputclk,clr;reg[7:0]qout;always@(posedgeclkorposedgeclr)//沿触发beginif(clr)qout=0;//异步清零elseqout=data;endendmodule53.1.2数据锁存器∑数据锁存器：由多位电位触发器组成的用于保存一组二进制代码的寄存单元。¾功能：当输入控制信号（如时钟）为高电平时，门是打开的，输出信号等于输入信号；当输入控制信号为低电平时，门是关闭的，输
5、出端保持刚才输入的数据，即为锁存状态，而不管此时输入信号是否变化。¾通常由电平信号来控制，属于电平敏感型，适于数据有效滞后于控制信号有效的场合。当clk为高电平时，输入数据数据有效滞后于当clk为低电平控制信号有效时，锁存数据63.1.2数据锁存器∑数据寄存器和数据锁存器的区别¾数据寄存器：•由边沿触发的触发器组成。•通常由同步时钟信号来控制，属于脉冲敏感型•适于数据有效提前于控制信号（一般为时钟信号）有效、并要求同步操作的场合。¾数据锁存器：•由电位触发器（即D锁存器）组成。•一般由电平信号来控制，属于电
6、平敏感型•适于数据有效滞后于控制信号有效的场合73.1.2数据锁存器【例】1位数据锁存器的VerilogHDL设计modulelatch_1(q,d,clk);outputq;inputd,clk;assignq=clk?d:q;/*时钟信号为高电平，打入数据，否则锁存原数*/endmodule数据有效滞后于当clk为低电平控制信号有效时，锁存数据83.1.2数据锁存器【例】带置位和复位端的1位数据锁存器的VerilogHDLmodulelatch_2(q,d,clk,set,reset);outputq;
7、inputd,clk,set,reset;assignq=reset?0:(set?1:(clk?d:q));endmodule复位置位打入数据锁存数据93.1.2数据锁存器【例】8位数据锁存器的VerilogHDL设计modulelatch_8bit(qout,data,clk);output[7:0]qout;input[7:0]data;inputclk;reg[7:0]qout;always@(clkordata)//电平敏感if(clk)qout=data;endmodule锁存数据10第三讲：时
8、序逻辑电路设计一．锁存器和触发器1.SR/D锁存器2.D触发器3.JK触发器二．有限状态机1.Moore型有限状态机2.Mealy型有限状态机三．时序逻辑电路设计分析1.数据寄存器2.移位寄存器3.计数器4.时序电路的时序113.2移位寄存器∑移位寄存器：具有移位功能的寄存器称为移位寄存器，每来一个时钟脉冲，寄存器中数据就依次向左或向右移一位。¾计算机中经常需要用到移位操作，如乘法运算中的右移，除法运算中的左移¾
