数字集成电路的防护软错误技术研究.pdf

《数字集成电路的防护软错误技术研究.pdf》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、分类号：ＴＰ３９１单位代码：１０３６１安叛化Ｘ乂學－？ＡＮＨＵＩ，ＩＵＮＩＶＥＲＳＩＴＹＯＦＳＣＩＥＮＣＥ＆ＴＥＣＨＮＯＬＯＧＹ，－乂聲—；，棘蓋爲巧ｉｆ１１ＩＩ＾？论文题目；数字集成电路的防护软错误技术研究作者姓名：马瑞君专业名称；电气工程导师姓名：徐辉副教授蔚郝炯：２０１７年６月２曰中图分类号：ＴＰ巧１论文编号；学科分类号：５２０密级：公开安徽理工大学硕±学位论文数字集成电路的防护

2、软错误技术研巧作者姓名：马瑞君：电气工趕专业名称研究方向：嵌入式系统综合与测试导师姓名：徐辉副教授导师单位：安徽理工大学：王国锋答辩委员会主席论文答辩日期：２０１７年６月２日安徽理工大学研究生处２０１７年６月２曰ＡＤｉｓｓｅｒｔａｔｉｏｎｉｎＥｌｅｃｔｒｉｃａｌＥｎｇｉｎｅｅｒｉｎｇＴｈｅＲｅｓｅａｒｃｈｏｎＰｒｏｔｅｃｔＴｅｃｈｎｏｌｏｇｙｏｆＳｏｆｔＥｒｒｏｒｆｏｒＤｉｉｔａｌＩｎｔｅｒａｔｅｄＣｉｒｃｕｉｔ

3、ｇｇＣａｎ出ｄａｔｅ：ＭａＲｕｉｕｎｊＳｕｅｒｖｉｓｏｒ；ＸｕＨｕｉｐＳｃｈｏｏｌｏｆＥｌｅｃｔｒｉｃａｌａｎｄＥｎｇｉｎｅｅｒｉｎｇＡｎｈｕｉＵｎｉｖｅｒｓｉｔｏｆＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｙｇｙ．ｉｍｅｎＲｏａｄ．．Ｎｏ１６８ＳｈＨｕａｉｎａｎ２３２００１，ＰＲＣＨＩＮＡ，ｇｇ，，独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果Ｌ。据我所知，除了文中特别加乂标注和致谢的地方Ｌ乂外，论文中不包含其他

4、人己经发表或撰写过的研究成果，也不包含为获得安徽理工大学或黄化教育祝物的挙化戎证书而佑用主才的材料一。与我同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示谢意。学位论文作者签茗■；女完日期：夸＾年日命＿／月立学位论文版权使用授权书本学位论文作者完全了解安徽理工大学有俱留、使用学位论文的规定，即：研究生在校攻读学位期间论文主作的知识产权单位属于安徽望工大学。学校有权保留并向国家有关部口或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权安徵理工

5、大学可！乂＾将学位论文的全部或部分内容编入有关数据．库进行检索，可Ｗ采用影印、缩印或扫描等复制手段保存、汇编学位论文。（保密的学位论文在解密后适用本授权书）、Ｖ学位论文作者签名：名為争；Ｉ签字日期：如７年／月芝日导师签名：签字日期：如？７年／月义日ｉｉ摘要集成电路的工艺尺寸进入纳米级别后，软错误引起的可靠性间题已经成为数一字电路的可靠性问题中不可忽视的问题之。伴随着晶体管特征尺寸的缩小，锁存器对于高能粒子轰击其内部节点而产生的软错误变得愈加的敏感一。本文提出

6、个低开销高性能的抗福射锁存器结构设计。提出的锁存器结构使用了Ｃ单元结构来防护单粒子翻转（ＳＥＵ）并恢复被影响节点的逻揖值。在提出的锁存器结构中还使用了钟控口和功率口来提高性能。本文的主要工作如下：首先，简要的介绍了集成电路的发展历程和关于软错误的国内外的研巧现状。其次，在了解集成电路的基础上开始深入的说明软错误的基本概念。在本章对单粒子效应进行了分类，其中对于单粒子翻转（ＳＥＵ）和单粒子瞬态（ＳＥＴ）对集成电路的影响进行了详细的图解。一些经典的锁存器结构的原理说明第三部分是

7、关于。在这部分会先介绍具有。防护ＳＥＵ能力的锁存器，然后是介绍具有防护ＳＥＴ能为的锁存器在对这些锁存器的工作原理的分析的基础上还会指出其优缺点。一最后是提出个低开销高性能的锁存器结构设计。在本章节会详细论述提出的锁存器的结构、工作过程和防护软错误的原理。在后面部分，对提出的锁存器结构进行仿真实验验证并获取相关数据。在处理迭些数据的基础上，对提出的锁存器结构分析其延迟、功巧和性能，通过和经典的锁存器结构的对比来查看提出的锁存器的优势所在。在同等的防护ＳＥＵ能力下，提出的锁存器结构相较于

8、－ｎｔＦＥＲＳＴ（ｆｅｅｄｂａｃｋｒｅｄｕｎｄａｎｔＳＥＵ／ＳＥＴｔｏｌｅｒａｌａｔｃｈ：反馈冗余方式容忍ＳＥＵ和ＳＥＴ锁存器）锁存器，在延迟上减少了４６％，功耗上减少了８８．９％。在防护ＳＥＴＳ一（ｉｎｇｌｅＥｖｅｎｔＴｒａｎｓｉｅｎｔ）的方面，提出的锁存器需要添加个延迟单元来完成防护ＳＥＴ。通过ＨＳＰＩＣＥ的仿真实验可发现，提出的锁存器在各方面的