单片机原理及应用 教学课件 作者 徐敏 第2章 单片机的硬件结构及工作原理.ppt

《单片机原理及应用 教学课件 作者 徐敏 第2章 单片机的硬件结构及工作原理.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章单片机的硬件结构及工作原理【学习目标】熟悉MCS-51系列单片机内部硬件架构及各功能部件；熟练掌握MCS-51单片机硬件引脚的定义、功能、作用；熟练掌握MCS-51单片机各存储器物理空间配置及特殊功能寄存器的定义、作用；理解MCS-51单片机工作时序、复位操作、复位条件、复位状态等概念；了解单片机低功耗运行模式及设置。页码章节或标题原错误更正为P29表2.5SFR的名称及地址映射(字节地址)FDHF0H说明：第2章有以下印刷错误，请给予修正2.1MCS-51单片机内部结构和引脚功能图2.1MCS-51单片机内部硬件原理结构框图2.1.1MCS-51单片机内部结构由如下功能部件组成

2、：对图2-1中的片内各部件做简单介绍。1.CPU（微处理器）2.程序存储器（ROM/EPROM）8031:无此部件；8051:4K字节ROM；8751:4K字节EPROM；89C51/89C52/89C55:4K/8K/20K字节闪存。3.数据存储器（RAM）片内为128个字节（52子系列的为256个字节）4.中断系统5.定时器/计数器6.串行口1个全双工的异步串行口，具有四种工作方式。7.4个并行可编程的8位I/O口P1口、P2口、P3口、P0口8.特殊功能寄存器（SFR）共有21个，是一个具有特殊功能的RAM区。CPU对各种功能部件的控制是采用特殊功能寄存器（SFR，Special

3、FunctionRegister）的集中控制方式。9.时钟电路1个提供单片机工作的片内时钟振荡器及时钟发生器。2.1.2MCS-51单片机的引脚40个引脚双排直插DIP封装,大致可分为3类：电源及时钟、控制和I/O引脚。MCS-51：40个引脚双排直插DIP封装,大致可分为3类：电源及时钟、控制和I/O引脚。40只引脚按功能分为3类：1）电源及时钟引脚（4个）:Vcc、Vss；XTAL1、XTAL2。2）控制引脚（4个）：PSEN*、EA*、ALE、RESET（即RST）。（3）I/O口引脚（32个）：P0、P1、P2、P3，为4个8位I/O口的外部引脚1)．电源引脚（1）Vcc（40

4、脚）：+5V电源；（2）Vss（20脚）：接地。2)．时钟引脚（1）XTAL1（19脚）：接外部晶体，如果采用外接振荡器时，振荡器的输出应接到此引脚上。（2）XTAL2（18脚）：接外部晶体的另一端或采用外接振荡器时悬空。1.电源及时钟引脚2.控制引脚提供控制信号，有的引脚还具有复用功能。(1)RST/VPD(9脚)：复位与备用电源。(2)ALE/PROG*（30脚）：地址锁存允许/片内EPROM编程脉冲第一功能:ALE为地址锁存允许，用来锁存P0口送出的低8位地址,可驱动8个LS型TTL负载。第二功能:PROG*为编程脉冲输入端,片内有EPROM的芯片，在EPROM编程期间，此引脚输

5、入编程脉冲。(3)PSEN*（29脚）：外部程序存储器的读选通信号(外ROM读选通信号)。或称：寻址外部程序存储器时选通外部EPROM的读控制端（OE）低有效,可驱动8个LS型TTL负载。单片机锁存器74LS373P0.0-P0.7ALEPSENP2.0-P2.48D8QOEA8-A12A0-A7D0-D7GEAOECEEPROMEPROM(4)EA*/VPP(EnableAddress/VoltagePulseofProgRaming，31脚)EA*：为内外程序存储器选择控制端。EA*=1，访问片内程序存储器，但在PC（程序计数器）值超过0FFFH（对于8051、8751）时，即超出

6、片内程序存储器的4K字节地址范围时，将自动转向执行外部程序存储器内的程序。EA*=0，单片机则只访问外部程序存储器。不管芯片内有否内ROM。对80C31芯片，片内无ROM，因此EA必须接地。VPP：本引脚的第二功能。用于施加编程电压（例如+21V或+12V）。对89C51，加在VPP脚的编程电压为+12V或+5V。MCS-51共有4个8位并行I/O端口：P0、P1、P2、P3口，共32个引脚。P3口还具有第二功能，用于特殊信号输入输出和控制信号（属控制总线）。3.I/O口引脚(32个)P3口引脚第二功能P3.0RXD（串行输入口）P3.1TXD（串行输出口）P3.2（外部中断0）P3.

7、3（外部中断1）P3.4T0（定时器0外部计数输入）P3.5T1（定时器1外部计数输入）P3.6（外部数据存储器写选通）P3.7（外部数据存储器读选通）表2.1P3口的第二功能定义1）P0口：双向8位三态I/O口，此口也可作为地址总线（低8位）及数据总线分时复用口，当作为总线使用时，先输出地址后输出数据。P0口可驱动8个LS型TTL负载。2）P1口：8位准双向I/O口，可驱动4个LS型TTL负载。3）P2口：8位准双向I/O口，与地址总线（高8