电子技术 课程设计报告.doc

《电子技术 课程设计报告.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、1数字电子设计部分11.1课程设计的目的11・2设计的总体框图11.3设计过程11・4序列信号发生器设计的总体框图错误！未定义书签。1・5序列信号发生器的设计过程41.6设计的逻辑电路图71・7设计的电路原理图91・8实验仪器91・9实验结论102模拟电子设计部分102.1课程设计的目的与作用102.2设计任务及所用multisim软件环境介绍112.3122.4142.5192.6243总结和体会254参考文献121数字电子设计部分1.1课程设计的目的1•加深对教材的理解和思考，并通过实验设计、验证正是理论的正确性。2•学习口行设计一定难度并有用途的计数器、加法器、寄存器等。3.

2、检测自己的数字电子技术掌握能力。1.2设计的总体框下图为同步二进制加法计数器示意框图CP3位二进制同步加法器>C图1.2.11.3设计过程三位二进制同步加法器，无效态为：001,111①根据题意可画出该计数器状态图：000_'1一010一011-°->100~101--L_.no()/0图1.3.1%1选择触发器，求时钟方程，画出卡诺图。".触发器：JK边沿触发器三个b.时钟方程：由于是同步计数器，故CP(尸CP]=CP2二CPC.卡诺图如下:三位二进制加法器次态和输出卡诺图:n0010/1XXX/X100/0011/0101/1110/1XXX/X000/00011100101次

3、态和输出卡诺图图1.3.2I次态0异的卡诺图0010IX000011110图1.3.4III.次态的卡诺图图1.3.6%1根据卡诺图写出状态方程、输出方程:状态方程：QfQ©+QW旷=0运可+屍运输出方程：Y=Qi%1求驱动方程：JK触发器特性方程为：Q"+'=JQn+KQ"由此可以得出驱动方程：丿（）=01㊉02心=1fh=QS%1检查电路能否自丿r!动:将无效态(001,111)代入状态方程、输出方程进行计算，001/1>11011170>000得：，，结果呢均为有效态，故能自启动,其状态图为：001/1/0/1/o/0/1/1111>000—010—-—011—100—-_1

4、01—110i丨/0%1下图为三位二进制加法器(无效态：001,111)的时序图ao1.4设计的总体框图下图为序列信号发牛器的设计总体框图CP——>序列信号发生器1.5设计过程1.若脉冲序列有m位，用n个触发器实现时，要求"3,为了避免竞争冒险，用6个3位循环码代表触发器的6个状态，每个状态对应输出脉冲序列屮的一位，画出状态图如下：000-/1->010-/0—>011—/Q->100—_101-^—^110ii/o图1.5.12.选择触发器，求吋钟方程。选择触发器：本次设计选用3个JK边沿触发器。时钟方程：由于是同步计数器，故CP（尸CP]=CP2二CP3.求输出方程和状态方程。

5、下图为三位二进制加法器次态和输出卡诺图：00011110010/1xxx/x100/0011/0101/1110/1XXX/X000/0次态和输岀卡诺图图1・5・2I•下图为三位二进制加法器次态0『的卡诺图图1.5.3II•下图为三位二进制加法器次态0黑的卡诺图0/x■>0o10I2X0图1.5.4III.下图为三位二进制加法器次态Qj的卡诺图图1.5.5根据卡诺图写出状态方程、输出方程：状态方程：厂Q罗=0运+$@Y0宀+1旷=@匝+尿&输出方程：y=Q；%1求驱动方程。JK触发器特性方程为：Qn+]=JQn+KQnJ严竺_K?~Qi.QqJ（）=Q㊉Q2K°=l将无效态(0

6、01,111)代入状态方程、输出方程进行计算,由此nJ以得出驱动方程:)丿2=0［心=Q；1%1检查能否自启动。001►110111_000得：，，结果呢均为有效态，故能启动，其状态图为：001/111122―>000—010-/0—>011——100—_101-^->110/0%1时序图图1.5.71.6设计的逻辑电路图1.三位二进制同步加法计数器CCC74LS86D图1.6.12•序列信号发生器74LS86D图1621.7设计的电路原理图74LS112D74LS112D74LS112D图中为JK边沿触发器（下降沿）的引脚标号图，脉冲信号从图中1CLK和2CLK输入，PR、CLR

7、分别为异步清零端和异步置数端。即半PR端输入高电平而CLR端输入低电平吋，Q的次态被杲步置为0；当PR端输入低电平而CLR端输入高电平吋，Q的次态被并步置为lo其输出特性为Q_=JQ'+KQ',则J=1,K=0吋，输出Q的次态被同步置1；J二0,K=1时，输出Q的次态被同步置为0；J=0o,K=0时，Q的次态和现态一致，保持状态；吋，Q的次态和现态状态相反，翻转。74LS00D74LS00N74LS86D图1.7.1图1.7.2图1.7.3上图中1,2为集成芯片屮的两