MOS能带图.ppt

《MOS能带图.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、聚積狀態空乏狀態理想金氧半(MOS)二極體的能帶圖:理想金氧半(MOS)二極體的能帶圖:反轉(inversion)電荷分佈圖電場分佈圖電位分佈圖SiO2-SiMOS二極體電特性最接近理想MOS二極體。與理想二極體最大差異：a.金屬電極與半導體之功函數差qms不為零；b.氧化層中或介面處有電荷存在。所以熱平衡時的半導體區之能帶圖有彎曲，不為平帶情形(flat-bandcondition)。ms與使半導體恢復平帶狀況之電壓（平帶電壓flat-bandvoltage)為所關心之量。功函數差（Workfunctiondifferen

2、ce）=0.9V熱平衡狀態下e’m：修正的金屬功函數功函數e’：修正半導體的電子親和力s0：表面電位事實上，因為m、有能量差，故形成MOS結構時，氧化層就會跨有一個電位差Vox0，半導體能帶也會有彎曲es0。氧化層中或介面處有電荷存在。表示es0-efp由費米能階至真空能階之能量為：eVox0+eI+em’由費米能階至真空能階之能量為：eI+e’+Eg/2-(es0-efp)功函數差ms（續）將金屬區和半導體區的費米能階至真空能階之能量相比較：整理可得：定義為功函數差ms功函數差ms（續）以p+

3、複晶矽（假設EF=Ev）為閘極：p型基板的功函數差功函數差ms（續）以n+複晶矽（假設EF=Ec）為閘極，p型基板：n型基板的功函數差功函數差ms（續）平帶電壓（Flat-bandvoltage）定義：使半導體區之能帶無彎曲所施加的閘極電壓。加閘極電壓，跨於氧化層及半導體的表面電位會改變：即ms即半導體層內無電荷存在平帶電壓VFB（續）當VG=VFB時，s=0，故可得：氧化層所跨電位可以下分析得知：故可得平帶電壓公式：平衡狀態Vox平帶狀態平帶狀態下，假設氧化層電荷QO存在與半導體之界面處（即x0=d），則可得：ox氧化

4、層電荷：可區分為四種電荷:1.介面捕獲電荷(Qit)2.固定氧化物電荷(Qf)3.氧化層陷住電荷(Qot)4.可動離子電荷(Qm)~介面陷住電荷Qit~(interfacetrappedcharge)產生原因：起因於Si-SiO2介面的不連續性及介面上的未飽和鍵。通常Qit的大小與介面化學成分有關。改善方法：於矽上以熱成長二氧化矽的MOS二極體使用低溫（約450℃）氫退火來中和大部分的介面陷住電荷，或選擇低阻陷的晶片。~固定氧化層電荷Qf~(fixedoxidecharge)產生原因：當氧化停止時，一些離子化的矽就留在介面處

5、（約30Å處）。這些離子及矽表面上的不完全矽鍵結產生了正固定氧化層電荷Qf。改善方法：可藉由氧化製程的適當調整，或是回火(Annealing)來降低其影響力或是選擇較佳的晶格方向。~氧化層陷住電荷Qot~(oxidetrappedcharge)產生原因：主要是因為MOS操作時所產生的電子電洞被氧化層內的雜質或未飽和鍵所捕捉而陷入。改善方法：可利用低溫回火消除掉。~可移動離子電荷Qm~(mobileioniccharge)產生原因：通常是鈉、鉀離子等鹼金屬雜質，在高溫和高正、負偏壓操作下可於氧化層內來回移動，並使得電容-電壓特性

6、沿著電壓軸產生平移。改善方法：藉由在矽氧化製成進行時，於反應氣體進行時加入適量HCl，其中的Cl離子會中和SiO2層內的鹼金屬離子。氧化層電荷對CV圖的影響其中平帶電壓狀態介於聚積狀態與空乏狀態之間：由平帶電壓公式可知：Qo為正時，平帶電壓會比ms小Qo為負時，平帶電壓會比ms大氧化層電荷對CV圖的影響（續）由平帶電壓的分析可知，當氧化層電荷為正時，CV圖會往左平移，且電荷越多，平移量越多；當氧化層電荷為負時，CV圖會往右平移。Qo包括：固定氧化層電荷Qf、氧化層陷住電荷Qot以及移動性離子電荷Qm。界面電荷對CV圖的影響表

7、面週期性終止，有懸鍵產生，在禁制能帶會形成界面態階。電荷可在半導體與界面態階之間流動，隨著偏壓之改變，界面態階與費米能階的相關位置不同，界面的淨電荷也會改變。一般而言，在EFi上方的稱為受體態階，在EFi下方的稱為施體體態階。施體態階：因費米能階在施體態階之上（填滿）時，為電中性；費米能階在施體態階之下（空的）時，為帶正電。受體態階：因費米能階在受體態階之下（空的）時，為電中性；費米能階在施體態階之上（填滿）時，為帶負電。界面電荷對CV圖的影響（續）聚積狀態下（偏壓為負），受體態階都在費米能階之上，故為中性；但部分施體態階在費米

8、能階之上，故為帶正電。即聚積狀態下，界面淨電荷為正。偏壓轉為正，當EF正好等於EFi時，受體態階都在費米能階之上，故為中性；施體態階都在費米能階之上，故也為中性。即偏壓由負轉正時，正好有一個狀態（中間能隙），界面淨電荷為零。以p型半導體為例：界面電荷對CV圖的影