微机原理及应用-ch3.ppt

微机原理及应用-ch3.ppt

ID:49485632

大小:758.00 KB

页数:55页

时间:2020-02-06

上传者:U-3713
微机原理及应用-ch3.ppt_第1页
微机原理及应用-ch3.ppt_第2页
微机原理及应用-ch3.ppt_第3页
微机原理及应用-ch3.ppt_第4页
微机原理及应用-ch3.ppt_第5页
资源描述:

《微机原理及应用-ch3.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

第三章存储器3.1概述3.2半导体存储器的工作原理3.3RAM的结构及其常用芯片3.4ROM的结构及其常用芯片3.5存储器与CPU的连接教学重点半导体存储器的组成芯片SRAM6264芯片EPROM2764SRAM、EPROM与CPU的连接 3.1概述一、基本概念计算机的记忆部件输入设备程序数据存储器CPU提取程序输出设备早期:磁性材料现代:半导体集成电路芯片 二、存储器的性能指标1、存储容量存储器所能容纳的二进制信息的数量,以存储单元的总位数表示。如果计算机的存储器由多块存储器芯片组成,则存储容量即为各芯片存储容量之和。存储容量的常用单位还有字节(Byte),千字节(KB)、兆字节(MB)、和吉字节(GB)。1KB=210B=1024B1MB=1024KB=1048576B=220B1GB=1024MB=1048576KB=1073741824B=230B 存储总位数=地址寄存器编址数*存储字位数(存储芯片容量=芯片的地址单元数*数据线位数)e.g.2:Intel2114芯片容量为1024*4位/片6264芯片容量为8192*8位/片6116芯片容量为2K*8位/片210*4位/片213*8位/片211*8位/片e.g.1:一个16位字长的计算机,地址线为16位,则存储总位数(容量)?216*16=64K*16位 e.g.3:一台8位微机的地址总线为16条,其RAM存储容量为32KB。首地址为4000H,且地址连续,问可用的最高地址是多少?解:RAM存储容量为32KB=215*8位8位数据线,RAM占15位地址线若首地址为0000H,范围:0000H~7FFFH(215=7FFFH)若首地址为4000H,范围:4000H~0BFFFH 从存储器接到读/写的命令到完成读/写操作所用的时间,也称为存储器存取时间。在纳秒(ns)到几十纳秒数量级。存储器完成一次完整的存取操作所需的时间,即存储器进行两次独立的操作(读/写)所需的时间间隔,也称存储周期。TM>TA2、存取速度影响计算机工作速度(1)读/写时间TA(2)读/写周期TM(3)存取速度BM每秒从存储器读写信息的数量,设W为存储器传送的数据宽度(位或字节),则BM=W/TA,单位为位/秒或字节/秒。 存储器内存CPU←→内存←→外存外存:硬盘、光盘、磁盘1、内存,也称主存(主存储器),可以由CPU的地址线直接访问到的存储单元,以较快的速度进行读写操作,主要用来存放计算机当前运行所需的程序和数据。2、外存,也称辅存(外存储器),其工作速度较低,不能直接与CPU进行数据交换,只有先将程序和数据送入内存,才能被CPU处理。三、存储器的分类 除采用磁、光原理的辅存外,其它存储器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存(内存)辅存(外存) 一、半导体存储器的分类半导体存储器只读存储器(ROM)随机存取存储器(RAM)静态RAM(SRAM)动态RAM(DRAM)集成RAM掩膜式ROM可编程ROM(PROM)可擦除可编程ROM(EPROM)电擦除可编程ROM(EEPROM)3.2半导体存储器的工作原理 1.RAM特点:存放临时程序和数据,可读可写,速度快,但掉电后信息丢失。(1)静态RAM:集成度低,功耗大;(2)动态RAM:集成度高,需外加刷新电路(每隔2ms对高电平电容重新充电);(3)集成RAM:属于动态RAM,刷新电路集成在芯片内,兼具静态、动态RAM特点。 2.ROM特点:只能读取,不能随意改变,断电后,信息不会丢失,用于存储固定不变的程序和数据。(1)掩膜ROM:存储的信息在制造过程中产生,此后不可改变;(2)可编程ROM(PROM):信息由用户用特殊手段写入,一经写入不可改变;(3)可擦除可编程ROM(EPROM):信息由用户编程写入,并可将信息擦除重写;(4)电擦除可编程ROM(E2PROM):信息可多次写入,采用电擦除法(+5V),能在应用系统中在线改写。(FlashMemory属于E2PROM) 二、半导体存储器的基本组成地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS1.存储器的结构 ①存储体存储器芯片的主要部分,用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片,控制读写操作 12条地址线A11~A0,8条数据线D7~D0存储容量:212*8bit=4096*8bit=4KB,4K个单元每个存储单元有相应地址,4KB容量的存储单元地址为000H~0FFFH工作过程:A11~A0送来的地址存入地址寄存器,经地址译码器译码选中一个单元(eg.001H:000000000001B)进行读写操作,I/O控制电路接收CPU的读写信号(CS*=0)当WE*=1时,001H的数据送I/O7~I/O0WE*=0时,I/O7~I/O0的数据送001H①存储体(存储矩阵) ②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构 ③片选和读写控制逻辑片选端CS*或CE*有效时,可以对该芯片进行读写操作输出OE*(OUTPUTENABLE)控制读操作。有效时,芯片内数据输出该控制端对应系统的读控制线写WE*(writeenable)控制写操作。有效时,数据进入芯片中该控制端对应系统的写控制线 2.地址译码器原理小容量存储器可以只有一个地址译码器。——单译码大容量的存储器通常有行(X)、列(Y)两个地址译码。——双译码译码器输入端接受存储器地址信号,输出行选或列选信号。地址译码器根据不同的地址线选中相应的唯一的存储单元。3.输入/输出控制电路采用三态缓冲器结构,地址译码时,先选中芯片,再选中芯片单元。 三、半导体存储器的读/写操作1.CPU发出读存储器命令时,主存储器顺序完成:CPU地址寄存器地址码地址译码器地址码相应行、列信号控制电路读命令读/写电路存储单元内容数据线数据线CPU内部指定部件信息 2.CPU发出写存储器命令时,主存储器顺序完成:CPU地址寄存器地址码地址译码器地址码相应行、列信号CPU数据线某部件内容控制电路写命令读/写电路数据线上内容指定单元 3.3RAM的结构及其常用芯片一、RAM的结构基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵 二、常用RAM芯片SRAM2114存储容量为1K×418个引脚:10根地址线A9~A04根数据线I/O4~I/O1片选CS*读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND SRAM6116存储容量为2K×824个引脚:11根地址线A10~A08根数据线I/O7~I/O1片选CE*读写WE*输出允许OE*+5VA8A9WE*OE*A10CE*IO7IO6IO5IO4IO3A7A6A5A4A3A2A1A0IO0IO1IO2GND123456789101112242322212019181716151413 SRAM6264存储容量为8K×828个引脚:13根地址线A12~A08根数据线D7~D0片选CE1*、CE2读写WE*、OE*+5VWE*CE2A8A9A11OE*A10CE1*IO7IO6IO5IO4IO3NCA12A7A6A5A4A3A2A1A0IO0IO1IO2GND12345678910111213142827262524232221201918171615 1.掩膜ROM3.4ROM的结构及其常用芯片一、ROM的结构A1A0W0W1W2W3001000010100100010110001W0=A1*A0*W1=A1*A0W2=A1A0*W3=A1A0 D3=W0+W2D2=W1+W3D1=W0+W2+W3D0=W2+W3e.g.若A1A0=10时,W2=1,则D3D2D1D0=1011连有二极管的位存“1”,没有二极管存“0”。每位是否有二极管由厂家固定,用户无法修改。 2.EPROM(可擦除可编程ROM)顶部开有一个圆形的石英窗口,用于紫外线透过擦除原有信息一般使用专门的编程器(烧写器)进行编程编程后,应该贴上不透光封条出厂未编程前,每个基本存储单元都是信息1编程就是将某些单元写入信息0 二、常用EPROM芯片EPROM2716存储容量为2K×824个引脚:11根地址线A10~A08根数据线O7~O0片选/编程CE*(编程时接50ms脉冲)读写OE*编程电压VPP(25V或21V)242322212019181716151413VCCA8A9VPPOE*A10CE*O7O6O5O4O3123456789101112A7A6A5A4A3A2A1A0O0O1O2GND242322212019181716151413 EPROM芯片2764存储容量为8K×828个引脚:13根地址线A12~A08根数据线O7~O0片选CE*编程PGM*读写OE*编程电压VPPVppA12A7A6A5A4A3A2A1A0O0O1O2GNDVccPGM*未用A8A9A11OE*A10CE*O7O6O5O4O312345678910111213142827262524232221201918171615在读出时VPP接+5V,OE*、CE*接低电平,PGM*接高电平。在编程时,VPP接编程电源,CE*接低电平,OE*任意,PGM为50ms的负脉冲。编程电源电压按不同的公司及型号有25V,21V及12.5V几种 EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256逻辑图 3.5存储器与CPU的连接连接原则:按照三总线结构进行连接。一、主存与CPU的连接过程:系统提出存储容量的要求选择存储器芯片与微机系统(地址总线:A19~A0,数据总线:D15~D0,控制总线:RD*,WR*,M/IO*)连接对存储单元地址进行分配 二、存储容量的扩展(一片ROM、RAM不够时)存储容量=2n×m位=地址单元数*数据位数=字线*位线可进行数据宽度、字节数的扩充,扩充时涉及地址线、数据线和控制线的连接。1.片选信号的产生方法存储器芯片容量有限,存储器总容量需求很大,需要多个存储芯片组合才能满足存储容量的需求,对存储器的读/写需要片选信号。片选信号由高位地址线构成,产生方法有如下几种:线选法、全译码法、部分译码法、混合译码法。 (1)线选法直接用地址线作为片选信号,每条地址线选一个芯片,这种方法用在存储容量小,存储芯片也少的小系统中。e.g.存储容量为4KB,每个芯片1K(210)B,只要4个芯片,对应片内1KB的容量,只要10位就可完成对存储单元的寻址。所以在20位地址线的系统(8086)中,可利用高10位地址线中的任意4位产生片选信号,比如选择A13~A10,每条线连接一个芯片的片选端即可。 缺点:整个存储器地址常常不连续;同一个单元可对应不同的地址,从而形成地址重叠。例如,上述例子中,A19~A14这6条地址线没有用,所以当A19~A14为任何组合时,如果A13~A0的值不变,其实对应了同一个存储单元。 (2)全译码法所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址(片内译码),高位地址线对存储芯片的译码寻址(片选译码)采用全译码,每个存储单元的地址都是唯一的,不存在地址重复译码电路可能比较复杂、连线也较多存储器芯片译码器低位地址高位地址全部地址片选信号 e.g.P.57图3-142732的存储容量为:4K*8bit。连接到8086系统时,构成4K*16bit,需两片。27322732 全译码方式下由8个2764芯片构成64KB的存储器 只有部分(高位)地址线参与对存储芯片的译码每个存储单元将对应多个地址(地址重复),需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费(3)部分译码法 D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15+5VY0下图中A18不参与译码,故6264的地址范围为:38000H~39FFFH78000H~79FFFH6264 部分译码示例 2.数据宽度扩展(位扩展)存储芯片的数据线有4位、8位,在与8086CPU的16位数据线相连时需要进行位数扩展。e.g.1两片2732与8086CPU的连接,4K*8bit扩展为4K*16bit——EPROM↔8086CPUe.g.2两片6116与8086CPU的连接,2K*8bit扩展为2K*16bit——RAM↔8086CPU A11~1A10~0A10~0D7~0D15~8OEWECEOEWECE61166116I/O7~0I/O15~8RDWRA0BHE偶存储体奇存储体位扩展方法:将每片的地址线、控制线并联,数据线分别引出。位扩展特点:存储器的单元数不变,位数增加。 3.字节扩展(字扩展)e.g.用8片8K*8的RAM构成64K*8的RAM A19A18A17A16A15A14A13A12~A08K*8=64K0100000(40000~41FFF)第一组111(4E000~4FFFF)第八组用8片8K*8的RAM芯片进行字扩展,将每个芯片的地址线A12~0、OE*、WE*分别连在一起,但片选信号CE*要分开,并由地址译码电路的不同输出端来提供。这样,在某一时刻,8片中有一片被选中,通过这种方法,用8片8K*8bit构成64K*8bit的RAM.字扩展方法:每个芯片的地址线、数据线、控制线并联,仅片选端分别引出,以实现每个芯片占据不同的地址范围。 存储芯片与CPU的配合存储芯片与CPU总线的连接,还有两个很重要的问题:CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合 例1.用译码法连接容量为64K*8bit的存储器,若用8K*8bit的存储芯片,共需几片?共需几根地址线?其中几根作自选线?几根作片选线?解:64K*8/(8K*8)=8(片)共需8片64K=26*210=216共需16根地址线8K=23*210=21313根做字选线,选中存储器内存单元16-13=33根做片选线,选择8片存储芯片A19A18A17A16A15A14A13A12~A001000000~0Y0*40000第一片1~141FFF01000010~0Y1*42000第二片1~143FFF……01000000~0Y7*4E000第八片1~14FFFF四.连接实例 例2.若微机存储器由4个模块组成,每个模块的容量为256K*8bit,4个模块地址连续,最低位地址是00000H,则每个模块首尾地址是?解:256K=28*210=218∴18根地址线作字选线,2根作片选线A19A18A17~A0地址范围000~000000模块11~13FFFF010~040000模块21~17FFFF100~080000模块31~10BFFFF110~00C0000模块41~10FFFFF 【例3】某8位机系统(其地址总线为16位)中,用译码法连接容量为8K×8bit的存储器,若用2K×8bit的RAM存储芯片,共需要多少片?其中几根作字选?几根作片选?写出各芯片的地址范围。解:(片),需要4片。因为,所以共需要13根地址线,,所以11根作字选,选择存储器内存单元,2根作片选,选择4片存储芯片 确定各芯片的地址范围:地址线A15A14A13A12A11A10-A0芯片号存储空间地址00000000010001000011(4)1800H~1FFFH(1)0000H~07FFH(2)0800H~0FFFH(3)1000H~17FFH 习题3-43-5 地址范围:0000000A19-13M/IOOECEA12-0RDDO7-07-0A12-0OECEO7-0A12-0D7-0-A19-14M/IOA1300000H~01FFFH地址范围:000000102000H~03FFFH M/IOOECE1A13-1-RDDO7-07-0A12-0OECE1O7-0A12-0D15-8CE2CE2A0WEWEWRBHEA19-14M/IOA19-14M/IO 地址范围:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。
大家都在看
近期热门
关闭