计算机组成原理与汇编语言.ppt

《计算机组成原理与汇编语言.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、计算机组成原理与汇编语言第三章CPU原理巢湖电视大学吴毅俊第三章CPU原理掌握：CPU基本组成模型（寄存器组成、数据通路结构），同步控制方式与常见时序信号，微命令（脉冲、电位），熟练掌握指令流程（能拟出给定指令的流程）；理解：进位链，ALU组成，补码加减，移位，浮点加减，无符号数一位乘、除，组合逻辑控制器（产生微命令方法、优缺点），微程序控制器（基本思想、优缺点）；了解：十进制运算，浮点乘、除法，微指令格式、编码方法、顺序控制方法。§3-1运算器运算器包含：ALU、用于运算的寄存器；控制器包含：微操作信号发生器、时序系统、用于运控制

2、的寄存器。运算器（ALU）寄存器控制器CPU系统总线CPU的功能数据加工（运算器）对数据进行算术和逻辑运算处理；指令控制（控制器）指令的执行次序，严格按顺序；操作控制（控制器）由指令产生操作控制信号/微命令；时间控制（控制器）对各种操作实施时间上的控制/时序；算术逻辑运算部件ALUALU的主要作用完成二进制代码的定点算术运算和逻辑运算。ALU的核心是加法器。加法器全加器AiBiCi∑i,Ci+1可以用两个半加器构成的全加器;∑I=AiBiCiCi+1=AiBi+(AiBi)Ci+++并行加法器的进位并行加法器：N位同时进行，由进位链

3、实现进位信号Ci的传递。设：A=An-1An-2…Ai..A1A0B=Bn-1Bn-2…Bi..B1B0则：Ci+1=AiBi+(AiBi)Ci令：Gi=AiBiPi=AiBi于是：Ci+1=Gi+PiCi++串行进位：使用进位线将n个全加器串接起来，进位延迟时间较长。节省器件，成本低。Ai+1Bi+1AiBiCi+1CiCi-1并行进位：各级进位信号同时形成，增加硬件逻辑线路，有效地减少进位延迟时间。（同时进位）（见P61图3-3）以4位加法为例C1=G0+P0C0C2=G1+P1C1=G1+P1G0+P1P0C0C3=G2+P2

4、C2=。。。。。C4=G3+P3C3=。。。。。通过上式可以发现Ci可同时形成。对于长字长的加法器通常采用分组进位结构：组内并行、组间串行进位链组内并行、组间并行进位链ALU举例SN74181介绍（见P62图3-4）内部结构；功能：4位ALU完成16种算术逻辑运算；4片SN74181和1片SN74182组成一个16位的组间并行进位ALU。（见P63图3-6）§3-2运算方法定点加减运算原码加减由操作码、操作数的符号决定最终的操作，结果的符号判断复杂；繁琐，硬件复杂；补码加减[X+Y]补=[X]补+[Y]补[X-Y]补=[X]补+[-

5、Y]补补码表示，符号参加运算，结果为补码表示；例[X]补=00110110[Y]补=11001101[X+Y]补[X-Y]补0011011000110110+11001101+0011001110000001101101001溢出的判断运算结果为正，且大于所能表达的最大正数，称为正溢出；运算结果为负，且小于所能表达的最小负数，称为负溢出；溢出判断方法：P66单符号位判断最高有效位的进位判断变形补码（双符号位）00为正，11为负（运算时扩充）结果01正溢出，10负溢出（判断）例P67变形补码请同学们练习P111第3题（2）第4题（2）

6、移位逻辑移位、循环移位和算术移位；逻辑移位无数值意义的二进制码，左移时低位补0，右移时高位补0；循环移位闭合移位环路算术移位带符号数的移位，左移一位相当于乘2，右移一位相当于除2；原码P68补码右移补码左移浮点加减运算规格化浮点数具有唯一的表示形式和最长的有效位；运算与实现（例P70）X=Mx*2Ex，Y=My*2Ey对阶操作：小阶向大阶看齐，尾数右移；求△E=Ex-Ey尾数相加减：定点数的加减；规格化和判溢舍入：常用恒置1法课本P111第5题解：EX补=11，01MX补=00.110111EY补=11，10MY补=11.01011

7、1[△E]补=[Ex]补+[-Ey]补=1101+0010=1111△E=-1，故X的阶码较小，要对阶尾数MX补右移一位，阶码EX补加1，得EX补=11,10MX补=00.011100（1入）尾数求和：MX补+MY补=11.110011尾数为非规格化数，需要左规，即尾数左移两位，阶码减2，即[X]浮+[Y]浮=1100；11.001100十进制加减运算转换为二进制后进行运算；BCD码运算BCD码指令二进制码指令，然后进行校正（加6校正）定点数乘除运算无符号数手算算法无符号数一位乘法思想：将N位乘转换为N次累加与移位，即每次只求一位乘

8、数所对应的新部分积，并与原来部分积作一次累加，然后右移一位。P73硬件实现图3-9运算过程举例：P111第6题（1）B：1001被乘数A：0000C：1101乘数00001101C0=1累加1+B10011001移位101001110