《数字电子技术基础》第五版 阎石第06章 时序逻辑电路2.ppt

《数字电子技术基础》第五版 阎石第06章 时序逻辑电路2.ppt

ID:49310401

大小:3.29 MB

页数:39页

时间:2020-02-03

《数字电子技术基础》第五版 阎石第06章 时序逻辑电路2.ppt_第1页
《数字电子技术基础》第五版 阎石第06章 时序逻辑电路2.ppt_第2页
《数字电子技术基础》第五版 阎石第06章 时序逻辑电路2.ppt_第3页
《数字电子技术基础》第五版 阎石第06章 时序逻辑电路2.ppt_第4页
《数字电子技术基础》第五版 阎石第06章 时序逻辑电路2.ppt_第5页
资源描述:

《《数字电子技术基础》第五版 阎石第06章 时序逻辑电路2.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第6章时序逻辑电路6.1概述6.2时序逻辑电路的分析方法6.3若干常用时序逻辑电路6.4时序逻辑电路的设计方法6.3若干常用时序逻辑电路6.3.1寄存器可寄存一组二进制数码的逻辑部件,叫寄存器。是由触发器构成的,一个触发器可以存1位二进制代码,故N位二进制代码需要N个触发器。根据有无移位功能,寄存器常分为:数码寄存器移位寄存器一、数码寄存器RD为清零端此寄存器为并行输入/并行输出方式。在CLK↑时,将D0~D3数据存入,而且有异步置零(清零)功能。74HC175为由边沿触发器构成的4位寄存器。其中:D0~D3为并行数据输入端;CLK为寄存脉

2、冲输入端移位寄存器不仅具有数码存储功能,还具有移位的功能,即在移位脉冲的作用下,依次左移或右移。故移位寄存器除了寄存代码外,还可以实现数据的串/并转换、数值运算(二进制乘/除运算)以及数据处理等。二、移位寄存器1.由D触发器构成的4位移位寄存器(存储+移位):其中D1为串行输入端,D0为串行输出端,Q3~Q0为并行输出端,CLK为移位脉冲输入端驱动方程D触发器的特性方程:Q*=D状态方程:状态方程:输入数据D1=10112.双向移位寄存器74LS194A:R’DS1S0工作状态0XX置零100保持101右移110左移111并行输入6.3.2计

3、数器计数器(Counter):累计输入脉冲的个数也可以用作定时、分频等分类:按计数脉冲引入的方式:同步计数器、异步计数器按计数进位制分类:二进制(N=2n进制,N代表进制数,也称模值为N的计数器,n代表触发器个数)非二进制按计数值增减趋势分加法计数器、减法计数器、可逆计数器一、同步计数器1.同步二进制加法计数器原理:根据二进制加法运算规则可知,在多位二进制数末位加1,若第i位以下皆为1时,则第i位应改变状态(由0变1或由1变0),否则第i位不变。而最低位的状态在每次加1时都要改变。由此得出规律,若用T触发器(T=1翻转,T=0保持)构成计数器

4、,则第i位触发器输入端Ti的逻辑式应为:4位同步二进制加法计数器的驱动方程:时序图:逻辑功能:(1)由于每输入16个CLK脉冲,触发器的状态循环一次,并在输出端C产生一进位信号,故为16进制计数器。将计数器中能计到的最大数称为计数器的容量,为2n-1.(2)计数器有分频功能,也把它叫做分频器。若CLK脉冲的频率为f0,则由16进制计数器的时序图可知,输出端Q0、Q1、Q2、Q3的频率为f0/2、f0/4、f0/8、f0/16.中规模集成4位同步二进制加法计数器74161(74LS161):EP和ET为工作状态控制端D0—D3为数据输入端C为进

5、位端RD'为异步置零(复位)端LD'为同步置数端0000Q3Q2Q1Q0D3D2D1D0C=Q3Q2Q1Q0ET例:如图所示逻辑电路是由74161构成的计数器,试分析为几进制计数器?解:状态表为故由状态表可知为5进制计数器。状态转换图:时序图为:2.同步二进制减法计数器原理:根据二进制减法运算规则可知:在多位二进制数末位减1,若第i位以下皆为0时,则第i位应翻转。由此得出规律,若用T触发器构成计数器,则第i位触发器输入端Ti的逻辑式应为:3.可逆计数器LD-异步置数端;D0~D3-预置数输入端;S-计数控制端;Q0~Q3-计数输出端U/

6、D-加减计数控制端(U/D=0加法计数,U/D=1减法计数);C/B-进位/借位输出端(做加法计数,且Q3Q2Q1Q0=1111时,C/B=1,有进位输出;做减法计数,且Q3Q2Q1Q0=0000时,C/B=1,有借位);CLKI-计数脉冲输入端,上升沿动作;,CLKO-串行时钟输出端,它等于(CLKI·S·C/B),即允许计数,且当C/B=1时,在下一个CLKI上升沿到达前CLKO端有一个负脉冲输出。(287页图6.3.17)04.同步十进制加法计数器基本原理:在四位二进制计数器基础上修改,当计到1001时,则下一个CLK电路状态回

7、到0000。中规模集成同步十进制计数器74160(74LS160):二、异步计数器1.异步二进制加法计数器在末位+1时,从低位到高位逐位进位方式工作。原则:每1位从“1”变“0”时,向高位发出进位,使高位翻转在末位-1时,从低位到高位逐位借位方式工作。原则:每1位从“0”变“1”时,向高位发出进位,使高位翻转2.异步二进制减法计数器三、任意进制计数器的构成方法 用已有的N进制芯片,组成M进制计数器。N进制M进制1.N>M原理:计数循环过程中设法跳过N-M个状态。具体方法:置零法:适合于有置零端的计数器置数法:适合于有预置数功能的计数器例:将

8、十进制的74160接成六进制计数器异步置零法工作状态X0XXX置0(异步)10XX预置数(同步)X1101保持(包括C)X11X0保持(C=0)1111计数例:将十

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。