《数字电子技术基础》第五版阎石第6章时序逻辑电路

《《数字电子技术基础》第五版阎石第6章时序逻辑电路》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章时序逻辑电路6.1概述6.2时序逻辑电路的分析方法6.3时序逻辑电路的设计方法6.4若干常用时序逻辑电路6.1概述一、时序逻辑电路的特点功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。2.电路结构上：时序逻辑电路包含组合逻辑电路和存储电路两个部分；存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。二、时序电路功能描述可以用三个方程来描述三、时序电路的分类1.根据动作特点分同步时序电路：存储电路中所有触发器的时钟使用统一的CLK，状态变化发生在同一时刻异

2、步时序电路：没有统一的CLK，触发器状态的变化有先有后2.按输出信号特点分Mealy型：Moore型：6.2时序电路的分析方法6.2.1同步时序电路的分析一、时序逻辑电路的分析给定时序电路，分析该电路的逻辑功能，即找出在输入和CLK作用下，电路的次态和输出。二、同步时序电路的分析方法①从给定电路写出存储电路中每个触发器的驱动方程，即触发器每个输入信号的逻辑函数式，得到整个电路的驱动方程；②将驱动方程代入触发器的特性方程，得到状态方程；③从给定逻辑电路图写出输出方程；④写出整个电路的状态转换表、状态转换图和时序图；⑤由状态

3、转换表或状态转换图得出电路的逻辑功能。例6.2.1试分析下图所示的时序逻辑电路的逻辑功能，写出它的驱动方程、状态方程和输出方程，写出电路的状态转换表，画出状态转换图和时序图。FF1、FF2、FF3均为主从JK触发器，下降沿触发，输入悬空时和逻辑1状态等效。解：此电路没有输入变量，属于Moore型的时序逻辑电路。6.2.2时序逻辑电路的状态转换表、状态转换图、状态机流程图、时序图理论上讲，有了逻辑电路的三个方程应该说已经可以清楚描述一个电路的逻辑功能，但通过该例题发现，从这一组方程却不能确定电路具体用途。因此需要在时钟信号

4、作用下将电路所有的的状态转换全部列出来。描述时序逻辑电路所有状态的方法有状态转换表、状态转换图、状态机流程图和时序图。下面结合例题6.2.1介绍这几种方法。一、状态转换表：根据状态方程将所有的输入变量和电路初态的取值，带入电路的状态方程和输出方程，得到电路次态和输出值，列成表即为状态转换表。由状态转换表可知，为七进制加法计数器，Y为进位脉冲的输出端。设初态Q3Q2Q1=000，由状态方程和输出方程可得状态转换表：0000010001010001001100111000100101010111001100001111000

5、100000100102010030110410005101061101700000111110000二、状态转换图：将状态转换表以图形的方式直观表示出来，即为状态转换图00000100102010030110410005101061101700000111110000三、时序图：在时钟脉冲序列的作用下，电路的状态、输出状态随时间变化的波形叫做时序图。由状态转换表或状态转换图可得：例6.2.2分析下图所示的时序逻辑电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。此电路有输入变量，属于Mealy型

6、的时序逻辑电路D触发器的特性方程为Q*＝D，得解：A＝0时A＝1时（4）列状态转换表A＝0时A＝1时可以合成一个状态转换表为：故此电路为有输入控制的逻辑电路，为可控计数器，A＝0为加法计数器，A＝1为减法计数器。（5）状态转换图：6.4时序逻辑电路的设计同步时序逻辑电路设计的一般步骤一、逻辑抽象，得出电路的状态转换图或状态转换表1.分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量；2.定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号；3

7、.按照题意列出电路的状态转换表或画出电路的状态转换图。二、状态化简若两个电路状态在相同的输入下有相同的输出，并且转换到同样的一个状态去，则称这两个状态为等价状态。等价状态可以合并，这样设计的电路状态数少，电路越简。三、状态分配状态分配也叫状态编码a.确定触发器的数目n状态数M，应满足2n－1

8、计数器。解：①确定输入输出变量：由于电路没有输入变量，故属于穆尔型同步时序电路，在时钟信号操作下自动地依次从一种状态转换为另一种状态。设进位输出信号为C，有进位输出为C＝1，无进位输出时C＝0。②给出状态转换图：根据题意，M＝13，其状态转换图如图6.4.2所示。③给出状态表：由于M＝13,故应取n=4，取其中的13